控制多晶硅刻蝕側(cè)壁角度的方法
【技術領域】
[0001]本發(fā)明涉及微電子加工技術領域，特別是涉及一種控制多晶硅刻蝕側(cè)壁角度的方法。
【背景技術】
[0002]目前，微電子工藝技術發(fā)展的非?？欤渲幸粋€主要的特征尺寸就是溝道長度。在亞微米工藝的集成電路中，往往使用摻雜的多晶硅作為柵極控制部分。這是由于多晶石圭電極與半導體之間的功函數(shù)差較小，有利于降低MOSFET (Metal-Oxide-SemiconductorField-Effect Transistor,金屬氧化物半導體場效應管)的閾值電壓。同時，采用摻雜的多晶硅柵來代替常用的鋁柵，能夠承受比較高的熱處理溫度，并且還能夠作為離子注入時的掩模版，以實現(xiàn)MOSFET中所說的柵極自對準技術并且其串聯(lián)電阻小，從而提高器件的工作頻率和速度。而多晶硅的刻蝕結(jié)果決定了后來的器件性能，是非常關鍵的技術。
[0003]刻蝕分為濕法刻蝕和干法刻蝕。濕法刻蝕在早期一直是集成電路制造工藝中圖形轉(zhuǎn)移的主要方法，它具有設備簡單、成本低、選擇性好的優(yōu)點，但是由于其各向同性刻蝕及過刻蝕后橫向刻蝕加速的特點，不適合于尺寸為2 μ m以下的VLSI (超大規(guī)模集成電路)。與濕法刻蝕相比，干法刻蝕具有以下優(yōu)點:幾何尺寸易于控制；可制作亞微米圖形；提高集成電路成品率；安全性好及可實現(xiàn)全自動化。因此，目前多晶硅的刻蝕主要是采用干法刻蝕方式。
[0004]如圖1所示，多晶硅的層狀結(jié)構自下而上一般包括:硅基板、二氧化硅絕緣層、多晶硅層、掩模層。基于不同的應用，對多晶硅刻蝕形貌存在不同的要求。在聲電類器件中，多晶硅刻蝕通常需要獲得傾斜側(cè)壁的形貌，以滿足后續(xù)的其他工藝需求。
[0005]目前的多晶硅刻蝕一般是分三步進行刻蝕:自然氧化層開啟刻蝕，主刻蝕，過刻蝕。其具體步驟為:采用CF4氣體進行多晶硅自然氧化層開啟刻蝕；采用HBr和C12進行多晶硅主刻蝕；采用HBr氣體進行過刻蝕。其中主刻蝕的刻蝕速率快但對下層Si02選擇比低，過刻蝕刻蝕速率慢但對下層Si02選擇比高。得到的較典型的剖片掃描電鏡結(jié)果如圖2所示。目前的多晶硅刻蝕的刻蝕過程分為三步，工藝較復雜且主刻蝕和過刻蝕均采用HBr氣體，這種氣體的縱向刻蝕方向性好，刻蝕出的圖形陡直，角度的調(diào)節(jié)不靈活，很難獲得小角度的傾斜側(cè)壁。

【發(fā)明內(nèi)容】

[0006]基于上述刻蝕方法很難獲得小角度的傾斜側(cè)壁的問題，本發(fā)明提供了一種控制多晶硅刻蝕側(cè)壁角度的方法，可獲得小角度的傾斜側(cè)壁。
[0007]本發(fā)明采用如下技術方案:
[0008]一種控制多晶硅刻蝕側(cè)壁角度的方法，包括如下步驟:
[0009]對多晶硅層表面的掩膜層進行光刻工藝處理得到縱截面為梯形的溝槽；
[0010]對所述溝槽中暴露出來的多晶硅層進行干法刻蝕處理；[0011 ] 所述干法刻蝕處理包括如下步驟:
[0012]通入第一氣體對所述暴露出來的多晶硅層進行主刻蝕處理直至被刻蝕的多晶硅層的剩余厚度達到預設值為止，所述第一氣體包括F基氣體；
[0013]通入第二氣體對剩余的多晶硅層進行過刻蝕處理，所述第二氣體包括HBr氣體。
[0014]作為一種可實施方式,所述預設值為70nm至150nm。
[0015]作為一種可實施方式，所述的F基氣體為CF4，所述CF4的流量為50SCCm至lOOsccm。
[0016]作為一種可實施方式，所述主刻蝕處理中上電極功率為100W至5000W，下電極功率為0W至50W。
[0017]作為一種可實施方式，所述主刻蝕處理中的壓力為5mT至50mT。
[0018]作為一種可實施方式，所述HBr氣體的流量為50sccm至200sccm。
[0019]作為一種可實施方式，所述過刻蝕處理中上電極功率為500W至2500W，下電極功率為0W至30W。
[0020]作為一種可實施方式，在所述主刻蝕處理中通入的第一氣體中還包括02、Ar和He中的一種或多種。
[0021]作為一種可實施方式，所述過刻蝕處理中通入的第二氣體還包括He02、02、Ar、He和隊中的一種或多種。
[0022]作為一種可實施方式，所述對多晶硅層表面的掩膜層進行光刻工藝處理是通過負性膠曝光實現(xiàn)的。
[0023]本發(fā)明的有益效果是:本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法，分兩步進行，第一步在掩膜層上形成截面為梯形的溝槽，第二步對多晶硅層進行分步刻蝕；采用F基氣體對多晶硅層進行主刻蝕和采用HBr氣體對多晶硅層進行過刻蝕，這樣能夠克服整體采用HBr氣體刻蝕出的圖形陡直，角度的調(diào)節(jié)不靈活的缺陷，獲得傾斜角度較小的側(cè)壁，進一步的主刻蝕處理中刻蝕速率較快，而在過刻蝕處理中刻蝕速率相對較慢，這樣既提高了整體刻蝕速度，又保護了下層的Si02不被破壞。
【附圖說明】
[0024]圖1為多晶硅的整體結(jié)構圖；
[0025]圖2為目前的刻蝕方法得到的多晶硅的掃描電鏡圖；
[0026]圖3為本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法的流程示意圖；
[0027]圖4為本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法中對多晶硅層表面的掩膜層進行光刻工藝處理后的示意圖；
[0028]圖5為本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法中對多晶硅層進行干法刻蝕處理后的意圖；
[0029]圖6為本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法得到的多晶硅的掃描電鏡圖。
【具體實施方式】
[0030]下面將結(jié)合實施例來詳細說明本發(fā)明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。
[0031]如圖3所示，本發(fā)明的控制多晶硅刻蝕側(cè)壁角度的方法包括如下步驟:
[0032]S100:對多晶硅層100表面的掩膜層200進行光刻工藝處理得到縱截面為梯形的溝槽210;所述梯形為上寬下窄，即靠近多晶硅層的一面比較窄，所述梯形的形狀和尺寸根據(jù)實際需要確定。帶有梯形溝槽的掩膜層有利于梯形圖形在形貌上的延續(xù)，更有利于后續(xù)的刻蝕步驟中刻蝕出傾斜角度。本實施例中對掩膜層進行光刻工藝處理是通過負性膠曝光實現(xiàn)的。本實施例中的掩膜層為光刻膠掩膜層。本步驟處理后的多晶硅參見圖4。
[0033]S200:對所述溝槽210中暴露出來的多晶硅層進行干法刻蝕處理。經(jīng)過步驟S200處理后的多晶??圭的不意圖見圖5。
[0034]所述干法刻蝕處理包括如下步驟:
[0035]S210:對所述暴露出來的多晶娃層進行主刻蝕處理直至被刻蝕的多晶娃層的厚度為預設值為止；主刻蝕處理的時間可根據(jù)刻蝕速率進行計算