半導(dǎo)體結(jié)構(gòu)的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域技術(shù)，特別涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。
【背景技術(shù)】
[0002]隨著集成電路的制作向超大規(guī)模集成電路發(fā)展，集成電路的電路密度越來越大，集成電路所包括的半導(dǎo)體器件的數(shù)量不斷增加，連接各半導(dǎo)體器件所需的互連線(Interconnect)隨之增加,要求增加娃片面積以提供更多的互連線布局空間。
[0003]為了滿足在硅片上形成的互連線的數(shù)量增加的需求，同時符合集成電路小型化微型化的發(fā)展趨勢，現(xiàn)有技術(shù)提出的解決方法為多層互連結(jié)構(gòu)技術(shù)，以為各半導(dǎo)體器件提供足夠的互連能力。具有多層互連結(jié)構(gòu)的半導(dǎo)體結(jié)構(gòu)包括:襯底，位于襯底內(nèi)的第零層金屬層(MO)，所述第零層金屬層與半導(dǎo)體器件的源漏區(qū)域或柵極結(jié)構(gòu)區(qū)域電連接；位于襯底表面的介質(zhì)層，所述介質(zhì)層為相鄰金屬層之間提供絕緣作用；位于介質(zhì)層內(nèi)的通孔，且所述通孔底部暴露出第零層金屬層表面；位于所述通孔內(nèi)且填充滿所述通孔的第一層金屬層(M1)，且所述第一層金屬層與第零層金屬層電連接。
[0004]然而，現(xiàn)有技術(shù)形成的半導(dǎo)體結(jié)構(gòu)的電學(xué)性能有待提高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，避免形成的介質(zhì)層表面出現(xiàn)凸起缺陷，從而避免所述凸起缺陷帶來的不良影響，提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能。
[0006]為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供襯底；在所述襯底表面沉積介質(zhì)層，沉積介質(zhì)層的工藝的反應(yīng)氣體包括硅源氣體和氧源氣體，沉積介質(zhì)層的工藝時長分為連續(xù)的第一時長、第二時長以及第三時長，且在沉積介質(zhì)層的工藝過程中提供射頻功率，其中，第一時長內(nèi)射頻功率為第一功率，第二時長內(nèi)射頻功率由第一功率遞增至第二功率，第三時長內(nèi)射頻功率為第二功率，所述第一功率小于第二功率。
[0007]可選的，在沉積介質(zhì)層的工藝中向沉積腔室內(nèi)通入非氧化性稀釋氣體。
[0008]可選的，所述非氧化性稀釋氣體為H2、He、Ne、Xe、Kr或Ar。
[0009]可選的，所述射頻功率為將反應(yīng)氣體等離子體化的功率。
[0010]可選的，所述第一時長為零或非零時長；所述第三時長為零或非零時長。
[0011]可選的，所述第一時長為零時，所述第二時長內(nèi)包括晶核成核階段和晶核長大階段；所述第一時長為非零時長時，所述第一時長內(nèi)包括晶核成核階段。
[0012]可選的，所述遞增的方式為線性式遞增、拋物線式遞增或指數(shù)函數(shù)式遞增。
[0013]可選的，采用等離子體增強化學(xué)氣相沉積工藝形成所述介質(zhì)層。
[0014]可選的，所述等離子體增強化學(xué)氣相沉積工藝的工藝參數(shù)為:硅源氣體流量為40sccm至10sccm,氧源氣體流量為8000sccm至16000sccm,非氧化性稀釋氣體流量為2000sccm至6000sccm,沉積腔室壓強為0.6托至2托,所述第一功率為50瓦至100瓦,所述第二功率為300瓦至600瓦。
[0015]可選的，所述硅源氣體為SiH4、SiH2Cl2或SiHCl3,所述氧源氣體為O2或N20。
[0016]可選的，還包括步驟:對所述介質(zhì)層表面進(jìn)行含氧等離子體處理。
[0017]可選的，所述含氧等離子體處理的工藝參數(shù)為:所述含氧等離子體由O2或N2O等離子體化形成，O2或N2O氣體流量為50sccm至500sccm，射頻功率為100瓦至600瓦。
[0018]可選的，還包括步驟:對所述介質(zhì)層表面進(jìn)行非氧化性等離子體轟擊。
[0019]可選的，所述非氧化性等離子體轟擊的工藝參數(shù)為:所述非氧化性等離子體由H2、He、Ne、Xe、Kr或Ar氣體等離子體化形成，H2> He、Ne、Xe、Kr或Ar氣體流量為50sccm至500sccm，射頻功率為100瓦至600瓦。
[0020]可選的，所述介質(zhì)層的材料為氧化硅、含氮的氧化硅或含碳氮的氧化硅。
[0021 ] 可選的，在所述襯底和介質(zhì)層之間形成刻蝕停止層。
[0022]可選的，還包括步驟:在所述介質(zhì)層表面形成圖形化的掩膜層；以所述圖形化的掩膜層為掩膜，刻蝕所述介質(zhì)層直至暴露出襯底表面，在所述介質(zhì)層內(nèi)形成開口 ；形成填充滿所述開口的金屬層。
[0023]可選的，所述圖形化的掩膜層的材料為光刻膠、氮化硅或金屬。
[0024]可選的，所述開口為單大馬士革開口或雙大馬士革開口。
[0025]可選的，所述金屬層的材料為Cu、Al或W。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0027]本發(fā)明實施例提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括，提供襯底；在所述襯底表面沉積介質(zhì)層，沉積工藝的反應(yīng)氣體包括硅源氣體和氧源氣體，沉積介質(zhì)層的工藝時長分為連續(xù)的第一時長、第二時長和第三時長，其中，第一時長內(nèi)射頻功率為第一功率，第二時長內(nèi)射頻功率由第一功率遞增至第二功率，第三時長內(nèi)射頻功率為第二功率，且第一功率小于第二功率。由于在沉積工藝的初始階段(即第一時長內(nèi))具有較小的射頻功率，使得沉積工藝的初始階段硅源氣體和氧源氣體等離子體化程度較小，硅源氣體和氧源氣體的反應(yīng)速率較小，因此在沉積工藝的初始階段晶核成核速率較小，防止在沉積初始階段襯底某一位置生長出的晶核遠(yuǎn)大于在其他位置生長出的晶核，從而避免凸起缺陷的產(chǎn)生，提高形成的介質(zhì)層表面平坦度。
[0028]進(jìn)一步，本發(fā)明實施例在沉積工藝過程中向沉積腔室內(nèi)通入非氧化性稀釋氣體，稀釋反應(yīng)氣體濃度，使得沉積腔室內(nèi)反應(yīng)氣體濃度減??；反應(yīng)氣體濃度的減小有利于晶核均勻成核，即，在襯底表面各位置的晶核成核速率較為均勻，避免由于晶核成核速率差異性較大而加劇凸起缺陷的產(chǎn)生；因此本發(fā)明實施例能進(jìn)一步降低產(chǎn)生凸起缺陷的概率，進(jìn)一步提高形成的介質(zhì)層表面平坦度。
[0029]進(jìn)一步，本發(fā)明實施例對介質(zhì)層表面進(jìn)行含氧等離子體處理，所述含氧等離子體處理消耗掉介質(zhì)層表面殘留的硅源，進(jìn)一步優(yōu)化介質(zhì)層的表面性能。
[0030]更進(jìn)一步，本發(fā)明實施例對介質(zhì)層表面進(jìn)行非氧化性等離子體轟擊，所述等離子體轟擊有利于進(jìn)一步平坦化介質(zhì)層表面，從而進(jìn)一步提高介質(zhì)層表面平坦度。
[0031]更進(jìn)一步，在上述提供的方法形成的半導(dǎo)體結(jié)構(gòu)的基礎(chǔ)上，在介質(zhì)層內(nèi)形成開口，且形成填充滿所述開口的金屬層，所述金屬層還覆蓋于介質(zhì)層表面；由于半導(dǎo)體結(jié)構(gòu)中介質(zhì)層的表面平坦度好，且介質(zhì)層表面不存在凸起缺陷，避免凸起缺陷對圖形化掩膜層造成不良缺陷，因此在介質(zhì)層表面形成的圖形化的掩膜層的質(zhì)量高，從而使得形成的開口與設(shè)計目標(biāo)一致，提高半導(dǎo)體結(jié)構(gòu)的電學(xué)性能和可靠性，防止電性異常或橋連現(xiàn)象的產(chǎn)生。
【附圖說明】
[0032]圖1及圖2為一實施例半導(dǎo)體結(jié)構(gòu)的結(jié)構(gòu)示意圖；
[0033]圖3至圖4、圖7至圖15為本發(fā)明一實施例半導(dǎo)體結(jié)構(gòu)形成過程的結(jié)構(gòu)示意圖；
[0034]圖5至圖6為本發(fā)明一實施例提供的射頻功率隨時間的變化關(guān)系TJK意圖。
【具體實施方式】
[0035]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的半導(dǎo)體結(jié)構(gòu)的電學(xué)性能較差。
[0036]經(jīng)研究發(fā)現(xiàn)，導(dǎo)致半導(dǎo)體結(jié)構(gòu)的電學(xué)性能較差的一個主要原因為:半導(dǎo)體結(jié)構(gòu)中的互連結(jié)構(gòu)的電學(xué)性能異常(abnormal),甚至出現(xiàn)相鄰金屬層之間橋連(bridge)的問題，所述互連結(jié)構(gòu)的電學(xué)性能異常導(dǎo)致半導(dǎo)體結(jié)構(gòu)具有較差的電學(xué)性能。
[0037]針對半導(dǎo)體結(jié)構(gòu)的形成方法進(jìn)行進(jìn)一步研究，半導(dǎo)體結(jié)構(gòu)的形成方法包括以下步驟:請參考圖