用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的制作方法
【技術(shù)領域】
[0001]本發(fā)明涉及半導體制造技術(shù)領域，具體來說，本發(fā)明涉及一種用于首層金屬至柵極的異常檢測的層間介質(zhì)(ILD)測試結(jié)構(gòu)(test key)。
【背景技術(shù)】
[0002]在半導體器件結(jié)構(gòu)中，層間介質(zhì)(ILD, Inter Layer Dielectric)是指后段各導電層之間的絕緣層，一般可以由二氧化硅等非導電性材料構(gòu)成，其作用是使不同的電路結(jié)構(gòu)之間相互隔離。層間介質(zhì)的性質(zhì)對于半導體器件的性能是至關重要的，通常要求其具有良好的抗擊穿性能，即能承受較高的擊穿電壓。
[0003]通常來說，半導體器件結(jié)構(gòu)的首層金屬層(Metal 1，簡稱Ml)至柵極層(gate)之間的層間介質(zhì)的厚度是足夠大的，沒有失效風險的。正因為如此，所以首層金屬層至其下方的柵極層(一般是多晶硅，稱為gate poly)之間的電學性能通常是不檢測的。
[0004]不過不檢測并不代表兩者之間總是足夠安全的，在實際的半導體生產(chǎn)過程中已經(jīng)發(fā)現(xiàn)首層金屬層至柵極層之間出現(xiàn)橋接(bridge)的異?，F(xiàn)象。圖1為現(xiàn)有技術(shù)中的一個首層金屬層與柵極層之間的層間介質(zhì)出現(xiàn)異常的剖面結(jié)構(gòu)示意圖。如圖1所示，在制作有半導體器件(未圖不)的娃襯底100上方依次形成有柵極多晶娃層(gate poly) 101,層間介質(zhì)層102和首層金屬層103。其中，橢圓形的虛線環(huán)中示出的部分代表首層金屬層103至柵極多晶硅層101之間的層間介質(zhì)出現(xiàn)了問題，導致首層金屬層103透過層間介質(zhì)層102與柵極多晶硅層101之間發(fā)生橋接，即本應該絕緣的兩層導電層竟然直接短路了。
[0005]而現(xiàn)有技術(shù)中并不存在任何用于檢測上述首層金屬層至柵極層的異常或失效的測試結(jié)構(gòu)。這樣的可靠性風險只能由后續(xù)的客戶終端產(chǎn)品的可靠性來被評估。所以，在實際制造階段，首層金屬層至柵極層之間的層間介質(zhì)的性能需要被納入評估。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是提供一種用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)，能夠?qū)崿F(xiàn)對首層金屬至柵極的異常檢測，并且評估首層金屬至柵極的電學性能。
[0007]為解決上述技術(shù)問題，本發(fā)明提供一種用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)，包括一個或多個測試單元，所述測試單元包括:
[0008]柵極層，位于一半導體襯底的上方；
[0009]層間介質(zhì)層，位于所述柵極層的上方，由非導電性材料構(gòu)成；以及
[0010]首層金屬層，位于所述層間介質(zhì)層的上方；
[0011]其中，所述柵極層向上通過多個通孔與柵極引出線相連接，所述柵極引出線與所述首層金屬層位于同一水平層，但互相不接觸；所述首層金屬層直接通過首金引出線引出；所述柵極弓I出線和所述首金弓丨出線中一個接測試電壓，另一個接地。
[0012]可選地，該層間介質(zhì)測試結(jié)構(gòu)包括多個測試單元，所述測試單元排成矩形陣列，形成測試陣列；
[0013]其中，每個所述測試單元的所述柵極層通過柵極連接線與相鄰的其它所述測試單元的所述柵極層相連接；每個所述測試單元的所述首層金屬層通過首金連接線與相鄰的其它所述測試單元的所述首層金屬層相連接；所述測試陣列的一側(cè)邊緣的每個所述測試單元的所述柵極層分別向上通過多個通孔與一公共連接線相連接，所述公共連接線向外延伸出多個柵極層測試端口 ；所述測試陣列的相對的另一側(cè)邊緣的每個所述測試單元的所述首層金屬層直接分別向外延伸出多個首金層測試端口 ；所述柵極層測試端口和所述首金層測試端口中一個接測試電壓，另一個接地。
[0014]可選地，所述柵極連接線和所述首金連接線在上下方向上的位置是重合的。
[0015]可選地，所述柵極層的材質(zhì)為多晶硅。
[0016]可選地，所述首層金屬層的材質(zhì)為鋁或者銅。
[0017]可選地，所述層間介質(zhì)層的材質(zhì)為二氧化硅或者氮化硅。
[0018]可選地，所述半導體襯底內(nèi)具有有源區(qū)。
[0019]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點:
[0020]本發(fā)明能夠檢測首層金屬層至柵極層的工藝漂移(process excurs1n),實現(xiàn)對首層金屬至柵極的異常檢測，并且評估首層金屬層至柵極層的電學性能。
[0021]另外，本發(fā)明的測試結(jié)構(gòu)可以包括多個測試單元，該多個測試單元被設計為批量結(jié)構(gòu)(bulk structure)并陣列化，來實現(xiàn)不同的測試區(qū)域。越大的測試區(qū)域?qū)τ诋惓z測的效果是越好的。
[0022]本發(fā)明的設計考慮了工藝限制如銅工藝化學機械拋光(CMP)的問題，并且是非常彈性的(flexible)?；诓煌墓に?，本發(fā)明的測試陣列可以是適用于不同的測試區(qū)域的。
【附圖說明】
[0023]本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實施例的描述而變得更加明顯，其中:
[0024]圖1為現(xiàn)有技術(shù)中的一個首層金屬層與柵極層之間的層間介質(zhì)出現(xiàn)異常的剖面結(jié)構(gòu)示意圖；
[0025]圖2為本發(fā)明一個實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的俯視不意圖；
[0026]圖3為圖2所示實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)中的虛線矩形框內(nèi)的結(jié)構(gòu)的放大示意圖；
[0027]圖4為本發(fā)明另一個實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的俯視示意圖；
[0028]圖5為圖4所示實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的虛線矩形框A內(nèi)的結(jié)構(gòu)的放大示意圖；
[0029]圖6為圖4所示實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的虛線矩形框B內(nèi)的結(jié)構(gòu)的放大示意圖；
[0030]圖7為圖4所示實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的虛線矩形框C內(nèi)的結(jié)構(gòu)的放大示意圖。
【具體實施方式】
[0031]下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，在以下的描述中闡述了更多的細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來實施，本領域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下根據(jù)實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內(nèi)容限制本發(fā)明的保護范圍。
[0032]圖2為本發(fā)明一個實施例的用于首層金屬至柵極的異常檢測的層間介質(zhì)測試結(jié)構(gòu)的俯視示意圖。需要注意的是，這個以及后續(xù)其他的附圖均僅作為示例，其并非是按照等比例的條件繪制的，并且不應該以此作為對本發(fā)明實際要求的保護范圍構(gòu)成限制。如圖2所示，該層間介質(zhì)測試結(jié)構(gòu)可以包括一個或多個測試單元200，而該測試單元200主要包括柵極層201、層間介質(zhì)層(未標示)和首層金屬層203。其中，該柵極層201位于一半導體襯底(未示出)的上方，該半導體襯底內(nèi)具有有源區(qū)；該層間介質(zhì)層位于柵極層201的上方，由非導電性材料構(gòu)成；而該首層金屬層203位于層間介質(zhì)層的上方。以上主要介紹了柵極層201、層間介質(zhì)層和首層金屬層203這三者之間的基本上下關系。
[0033]圖3為圖2所示實施例的用于首層金屬至柵極的異常檢測