一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及超大規(guī)模集成電路測(cè)試技術(shù)領(lǐng)域，具體是一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)。
【背景技術(shù)】
[0002]基于娃通孔(Through-Silicon Via，TSV)的三維集成電路極大地推動(dòng)了集成電路行業(yè)的發(fā)展。與傳統(tǒng)的二維集成電路不同，三維集成電路通過(guò)TSV把多個(gè)晶片垂直堆疊，使得它擁有功耗低、帶寬高、面積小、性能好、支持異構(gòu)集成等優(yōu)點(diǎn)。據(jù)估計(jì)，基于TSV垂直互連的三維集成電路功耗降低50%，帶寬提高8倍，堆疊存儲(chǔ)器縮小35%。
[0003]當(dāng)前TSV的制造工藝還不成熟，TSV可能存在微孔和針孔缺陷，這些缺陷導(dǎo)致TSV產(chǎn)生電阻開(kāi)路故障和泄漏故障，嚴(yán)重降低了三維集成電路的良率和可靠性，因此三維集成電路的TSV測(cè)試非常必要。近期國(guó)內(nèi)外許多著名研究結(jié)構(gòu)和學(xué)者的學(xué)術(shù)研究都涉及了三維集成電路TSV的測(cè)試，如綁定前TSV測(cè)試、綁定后TSV測(cè)試等。綁定前測(cè)試主要檢測(cè)TSV是否存在制造缺陷，綁定后測(cè)試則檢測(cè)TSV在綁定過(guò)程中是否引入新的缺陷。綁定前階段晶片未薄化時(shí)，TSV底端埋于襯底中限制了 TSV的可觀察性；在晶片薄化后，雖然TSV底端露出可以訪問(wèn)，但由于測(cè)試探針的最小間距遠(yuǎn)大于TSV的間距，使用探針測(cè)試TSV非常困難，綁定前測(cè)試仍面臨著巨大的挑戰(zhàn)。此外，在綁定前階段檢測(cè)出故障TSV能夠明顯增加三維集成電路堆疊的良率，因此綁定前進(jìn)行TSV測(cè)試尤為重要。
[0004]采用PM0S管漏電流的方法可以檢測(cè)TSV的泄漏故障，通過(guò)檢測(cè)發(fā)生泄漏故障的泄漏電阻大小來(lái)判斷TSV是否存在泄漏故障。采用電橋電路的方法可以檢測(cè)TSV的完全開(kāi)路故障，比較被測(cè)TSV與無(wú)故障TSV電容大小來(lái)判斷TSV是否存在完全開(kāi)路故障。這類方法只能夠檢測(cè)單類故障且可檢測(cè)故障范圍有限，嚴(yán)重降低了整體三維集成電路的良率。
[0005]基于環(huán)形振蕩器的方法可以檢測(cè)出TSV的單種電阻開(kāi)路故障和單種泄漏故障。該方法把TSV作為環(huán)形振蕩器的負(fù)載，通過(guò)比較被測(cè)TSV的環(huán)形振蕩器振蕩周期與無(wú)故障TSV振蕩周期來(lái)判斷TSV是否存在故障。然而該種方法有以下問(wèn)題:1)測(cè)試精度較低，并且能檢測(cè)的故障范圍有限。2)當(dāng)一個(gè)TSV同時(shí)存在電阻開(kāi)路故障和泄漏故障時(shí)，兩種故障對(duì)于環(huán)形振蕩器振蕩周期有著相反的影響，會(huì)使得故障效應(yīng)相互抵消從而導(dǎo)致誤測(cè)。
[0006]
【發(fā)明內(nèi)容】
本發(fā)明的目的是提供一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)，以克服現(xiàn)有TSV測(cè)試方案中存在的不足，該硅通孔測(cè)試結(jié)構(gòu)可以檢測(cè)電阻開(kāi)路故障、泄漏故障以及兩種故障共存情況下的TSV，測(cè)試精度高且可檢測(cè)故障范圍廣，并且提供TSV故障嚴(yán)重程度分級(jí)的功能。
[0007]為了達(dá)到上述目的，本發(fā)明所采用的技術(shù)方案為:
一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)，其特征在于:包括參考延時(shí)電路、被測(cè)TSV模塊電路、仲裁器電路、輸入節(jié)點(diǎn)In、輸出節(jié)點(diǎn)Outl、輸出節(jié)點(diǎn)0ut2，其中:
所述參考延時(shí)電路由第一反相器、第二反相器、第三反相器、第四反相器、第一電容、第二電容、第三電容、第四電容、第一四選一多路選擇器、第五反相器構(gòu)成，其中第一反相器、第二反相器、第三反相器、第四反相器的輸入端共接至輸入節(jié)點(diǎn)In，第一反相器、第二反相器、第三反相器、第四反相的輸出端對(duì)應(yīng)與第一四選一多路選擇器的四個(gè)輸入端連接，且第一反相器、第二反相器、第三反相器、第四反相的輸出端還一一對(duì)應(yīng)通過(guò)第一電容、第二電容、第三電容、第四電容與地相連接，第一四選一多路選擇器的輸出端與第五反相器輸入端連接，第五反相器輸出端連接至仲裁器電路；
所述被測(cè)TSV模塊電路由第六反相器、被測(cè)TSV、第二四選一多路選擇器、第七反相器構(gòu)成，其中第六反相器的輸入端連接至輸入節(jié)點(diǎn)In，第六反相器的輸出端分別連接至被測(cè)TSV、第二四選一多路選擇器的四個(gè)輸入端，第二四選一多路選擇器的輸出端與第七反相器的輸入端連接，第七反相器的輸出端連接至仲裁器電路；
所述仲裁器電路由第一與非門、第二與非門、第一 PMOS管、第一 NMOS管、第二 PMOS管、第二 NMOS管構(gòu)成，所述參考延時(shí)電路中第五反相器輸出端與第一與非門的輸入端a相連接，被測(cè)TSV模塊電路中第七反相器的輸出端與第二與非門的輸入端b相連接，第一與非門的輸出端分別與第二與非門的輸入端a、第一 PMOS管的柵極、第一 NMOS管的柵極、第二PMOS管的源極連接，第二與非門的輸出端分別與第一與非門的輸入端b、第二 PMOS管的柵極、第二 NMOS管的柵極、第一 PMOS管的源極連接，第一 PMOS管的漏極與第一 NMOS管的漏極共接至輸出節(jié)點(diǎn)Outl，第二 PM0S管的漏極與第二 NM0S管的漏極共接至輸出節(jié)點(diǎn)0ut2，第一 NM0S管的源極、第二 NM0S管的源極分別與地相連接。
[0008]所述的一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)，其特征在于:設(shè)無(wú)故障的TSV的等效電容為C，參考延時(shí)電路中的第一電容、第二電容、第三電容、第四電容的容值分別為略小于 C 的 0.999C、0.995C、0.99C、0.9C。
[0009]所述的一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)，其特征在于:所述第一反相器、第二反相器、第三反相器、第四反相器以及第六反相器的參數(shù)完全相同；第一四選一多路選擇器與第二四選一多路選擇器的參數(shù)完全相同；第五反相器與第七反相器的參數(shù)完全相同；第一與非門與第二與非門的參數(shù)完全相同；第一 PM0S管與第二 PM0S管的參數(shù)完全相同；第一 NM0S管與第二 NM0S管的參數(shù)完全相同。
[0010]本發(fā)明的有益效果為:
本發(fā)明利用發(fā)生故障TSV的延遲時(shí)間變小的原理，比較高電平信號(hào)通過(guò)被測(cè)TSV模塊電路以及參考延時(shí)電路的延遲時(shí)間，在被測(cè)TSV模塊延遲時(shí)間大于參考延時(shí)電路的延遲時(shí)間時(shí)認(rèn)定該被測(cè)TSV無(wú)故障，否則該被測(cè)TSV存在故障；其延遲時(shí)間比較結(jié)果由仲裁器電路給出。被測(cè)TSV延遲時(shí)間與不同的參考延遲時(shí)間相比，可對(duì)其延遲進(jìn)行區(qū)間定位，實(shí)現(xiàn)TSV故障分級(jí)。該發(fā)明能夠有效的檢測(cè)出電阻開(kāi)路故障、泄漏故障以及兩種故障共存的TSV ;且具有測(cè)試精度高、可檢測(cè)故障范圍廣等優(yōu)點(diǎn)。
【附圖說(shuō)明】
[0011]圖1是最基本的基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)原理圖。
[0012]圖2是本發(fā)明所述的基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)原理圖。
[0013]圖3是仲裁器電路結(jié)構(gòu)的真值表。
【具體實(shí)施方式】
[0014]發(fā)明一種基于仲裁器的綁定前硅通孔測(cè)試結(jié)構(gòu)，包括參考延時(shí)電路、被測(cè)TSV模塊電路、仲裁器電路、輸入節(jié)點(diǎn)In、輸出節(jié)點(diǎn)Out 1和輸出節(jié)點(diǎn)0ut2 ;所述參考延時(shí)電路依次包括有第一反相器1、第二反相器2、第三反相器3、第四反相器4、第一電容5、第二電容6、第三電容7、第四電容8、第一四選一多路選擇器9、第五反相器10 ;被測(cè)TSV模塊電路依次包括第六反相器11、被測(cè)TSV12、第二四選一多路選擇器13、第七反相器14 ;仲裁器電路依次包括第一與非門15、第二與非門16、第一 PM0S管17、第一 NM0S管18、第二 PM0S管19、第二 NM0S 管 20 ；
其中，輸入節(jié)點(diǎn)In為第一反相器1、第二反相器2、第三反相器3、第四反相器4、第六反相器11的輸入端；第一反相器1輸出端分別與第一電容5頂端、第一四選一多路選擇器9的輸入端三相連接；第二反相器2輸出端分別與第二電容6頂端、第一四選一多路選擇器9的輸入端二相連接；第三反相器3輸出端分別與第三電容7頂端、第一四選一多路選擇器9的輸入端一相連接；第四反相器4輸出端分別與第四電容8頂端、第一四選一多路選擇器9的輸入端零相連接；第一電容5、第二電容6、第三電容7、第四電容8的底端分別與地線連接；第一四選一多路選擇器9的輸出端與第五反相器10的輸入端相連接；第六反相器11的輸出端分別與被測(cè)TSV12、第二四選一多路選擇器13的輸入端零、一、二、三相連接；第二四選一多路選擇器13的輸出端與第七反相器14的輸入端相連接；第五反相器10的輸出端與第一與非門15的輸入端a相連接；第七反相器14的輸出端與第二與非門16的輸入端b相連接；第一與非門15的輸出端分別與第二與非門16的輸入端a、第一 PM0S管17的柵極、第一 NM0S管18的柵極、第二 PM0S管19的源極相連接；第二與非門16的輸出端與第一與非門15的輸入端b、第二 PM0S管19的柵極、第二 NM0S管20的柵極、第一 PM0S管17的源極相連接；第一 NM0S管18的源極與第二 NM0S管20的源極分別與地相連接；第一 PM0S管17的漏極分別與第一 NM0S管18的漏極、輸出節(jié)點(diǎn)Outl相連接；第二 PM0S管19的漏極分別與第二 NM0S管20的漏極、輸出節(jié)點(diǎn)0ut2相連接。
[0015]設(shè)無(wú)故障TSV的等效電容為C，參考延時(shí)電路中的第一電容5、第二電容6、第三電容7、第四電容8的容值分別為略小于C的0.999C、0.995C、0.99C、0.9C。
[0016]第一反相器1、第二反相器2、第三反相器3、第四反相器4以及第六反相器11的參數(shù)完全相同；第一四選一多路選擇器9與第二四選一多路選擇器13的參數(shù)完全相同；第五反相器10與第七反相器14的參數(shù)完全相同；第一與非門15與第二與非門16的參數(shù)完全相同；第一 PM0S管17與第二 PM0S管19的參數(shù)完全相同；第一 NM0S管18與第二 NM0S管20的參數(shù)完全相同。
[0017]本發(fā)明產(chǎn)品測(cè)試TSV的基本原理如下:
參見(jiàn)圖2，