半導(dǎo)體裝置及改善字元線電阻與減少硅化物橋接的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體裝置及形成半導(dǎo)體裝置的方法。特別是涉及一種具有娃化 物層的半導(dǎo)體記憶裝置及形成送樣的半導(dǎo)體記憶裝置的方法，其中此方法可改善半導(dǎo)體 記憶裝置中字元線的電阻及減少半導(dǎo)體記憶裝置中娃化物橋接的形成。
【背景技術(shù)】
[0002] 記憶裝置一般包括W行列排列的記憶體單元的一陣列。各個記憶體單元包括一晶 體管結(jié)構(gòu)，晶體管結(jié)構(gòu)具有柵極、漏極、源極W及定義在漏極與源極之間的通道。柵極對應(yīng) 至一字元線（wordline),漏極或源極對應(yīng)至記憶體陣列的位元線化itlines)?，F(xiàn)有習(xí)知 的快閃記憶體單元的柵極一般為雙柵極結(jié)構(gòu)，包括一控制柵極（controlgate)W及一浮置 柵極的oatinggate),W編程單元，其中浮置柵極是夾置于兩個介電層之間W抑制例如是 電子的載體。在娃-氧化物-氧化物-氮化物-娃（Silicon-Oxide-Wtride-Oxide-Sili con,SONO巧裝置中，一氧化物-氮化物-氧化物層（例如是多晶娃）是形成在導(dǎo)電材料之 間。氮化物層作為一電荷陷入層（chargetrappinglayer)。
[0003] 為了改善柵極的電阻，一娃化物（salicide)或自對準(zhǔn)娃化物（self-aligned silicide)層可應(yīng)用在柵極結(jié)構(gòu)的形成中。舉例來說，形成在一晶體管或利用字元線間隔與 其它柵極隔離的柵極之上的一含有鉆的娃化層可適用于降低柵極的電阻。
[0004] 半導(dǎo)體產(chǎn)業(yè)正朝著更小與功能更多的電子裝置邁進(jìn)，例如電腦裝置、通訊裝置W 及記憶裝置。為了降低送些裝置的大小，同時保持或提高它們各自的性能，必須減小裝置內(nèi) 的零組件大小。然而，送樣的縮減也衍生出問題。
[0005] 申請人發(fā)現(xiàn)與現(xiàn)有習(xí)知用W制造記憶裝置的工藝W及所制造的記憶裝置有關(guān)的 缺陷與問題。例如，當(dāng)減小晶體管的寬度或減小含有娃化物的字元線之間的隔離距離，增加 字元線電阻的孔隙可能會形成在娃化物與導(dǎo)電材料之間。此外，當(dāng)減小隔離距離時，娃化物 橋接可能會形成在字元線之間。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于，提供一種新的具有改善字元線電阻與減少娃化物橋接的形成 的半導(dǎo)體裝置的制造方法，W及由此方法所制造出的半導(dǎo)體裝置。
[0007] 本發(fā)明的目的及解決其技術(shù)問題是采用W下技術(shù)方案來實(shí)現(xiàn)的。依據(jù)本發(fā)明提出 的一種半導(dǎo)體裝置，包括一基板、一主動區(qū)域W及一娃化物層（silicide layer),主動區(qū)域 是沿著基板而設(shè)置，娃化物層形成于主動區(qū)域上方，使主動區(qū)域W及娃化物層形成一字元 線（word line),其中娃化物層的一部分是被暴露出，W在字元線與一相鄰的字元線之間形 成一區(qū)域。
[0008] 本發(fā)明的目的及解決其技術(shù)問題還可采用W下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0009] 前述的半導(dǎo)體裝置，其中在相鄰的字元線之間的一區(qū)域，此區(qū)域具有0.1至5.0的 一深寬比。
[0010] 前述的半導(dǎo)體裝置，其中在相鄰的字元線之間的一區(qū)域，此區(qū)域具有0.48至4. 15 的一深寬比。
[0011] 前述的半導(dǎo)體裝置，其中該娃化物層可包括鉆、鐵、媒、笛W及鶴的至少一者。
[0012] 前述的半導(dǎo)體裝置，其中該主動區(qū)域可包括多晶娃。
[0013] 本發(fā)明的目的及解決其技術(shù)問題還采用W下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提出的 一種改善字元線電阻與減少娃化物橋接的方法，包括提供一基板、一主動區(qū)域W及一介電 區(qū)域，其中主動區(qū)域與介電區(qū)域是沿著基板形成；除去至少一部分的介電區(qū)域；沿著主動 區(qū)域與介電區(qū)域涂布一過渡金屬；形成一娃化物層于主動區(qū)域之中；W及沿著介電區(qū)域除 去過量的過渡金屬。
[0014] 本發(fā)明的目的及解決其技術(shù)問題還可采用W下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0015] 前述的方法，其中在沿著介電區(qū)域除去過量的過渡金屬的步驟中形成與主動區(qū)域 相鄰的一區(qū)域，此區(qū)域具有0. 1至5. 0的一深寬比。
[0016] 前述的方法，其中在沿著介電區(qū)域除去過量的過渡金屬的步驟中形成與主動區(qū)域 相鄰的一區(qū)域，此區(qū)域具有0. 48至4. 15的一深寬比。
[0017] 前述的方法，其中在沿著主動區(qū)域與介電區(qū)域涂布一過渡金屬的步驟中可包括涂 布鉆、鐵、媒、笛W及鶴的至少一者。
[0018] 前述的方法，其中在提供一主動區(qū)域的步驟中可包括提供多晶娃。
[0019] 前述的方法，還可包括W離子滲雜介電區(qū)域。
[0020] 前述的方法，其中在除去至少一部分的介電區(qū)域的步驟中可包括蝕刻至少一部分 的介電區(qū)域。
[0021] 前述的方法，其中在沿著介電區(qū)域除去過量的過渡金屬的步驟中可包括沿著介電 區(qū)域蝕刻過量的過渡金屬。
[0022] 前述的方法，其中在形成一娃化物層于主動區(qū)域之中的步驟中可包括加熱半導(dǎo) 體。
[0023] 本發(fā)明的目的及解決其技術(shù)問題另外再采用W下技術(shù)方案來實(shí)現(xiàn)。依據(jù)本發(fā)明提 出的一種半導(dǎo)體裝置，包括一基板、一第一介電層、一主動區(qū)域、一介電填充材料W及一娃 化物層（Silicide layer),第一介電層是沿著基板而設(shè)置，主動區(qū)域是鄰接于第一介電層 而設(shè)置，介電填充材料是鄰接于主動區(qū)域而設(shè)置，娃化物層是形成于主動區(qū)域上方，其中主 動區(qū)域W及娃化物層形成一字元線（word line),且娃化物層的一部分是被暴露出，W在 字元線與一相鄰的字元線之間形成一區(qū)域。
[0024] 本發(fā)明的目的及解決其技術(shù)問題還可采用W下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0025] 前述的半導(dǎo)體裝置，其中在相鄰的字元線之間的一區(qū)域，此區(qū)域具有0.1至5.0的 一深寬比。
[0026] 前述的半導(dǎo)體裝置，其中在相鄰的字元線之間的一區(qū)域，此區(qū)域具有0.48至4. 15 的一深寬比。
[0027] 前述的半導(dǎo)體裝置，其中該娃化物層可包括鉆、鐵、媒、笛W及鶴的至少一者或多 者。
[0028] 前述的半導(dǎo)體裝置，其中該主動區(qū)域可包括多晶娃。
[0029]前述的半導(dǎo)體裝置，其中該第一介電層可包括一氧化物-氮化物-氧化物（ONO) 層。在某些實(shí)施例中，第一介電層可包括一氧化物-氮化物-氧化物（ONO)層作為SONOS裝置的一部分。
[0030] 本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明 半導(dǎo)體裝置及具有改善字元線電阻與減少娃化物橋接的形成的制造方法至少具有下列優(yōu) 點(diǎn)及有益效果；本發(fā)明通過在形成娃化物區(qū)域的步驟之前，先暴露出半導(dǎo)體的主動區(qū)域的 一部份，使得主動區(qū)域與娃化物層之間的孔隙減少，并使得字元線之間娃化物橋接的形成 減少，達(dá)到改善半導(dǎo)體裝置的字元線電阻與減少半導(dǎo)體裝置的娃化物橋接的形成。
[0031] 綜上所述，本發(fā)明是有關(guān)于一種半導(dǎo)體裝置及改善字元線電阻與減少娃化物橋接 的方法。該方法在將娃化物區(qū)域的形成加入至一半導(dǎo)體中時，通過在形成娃化物區(qū)域的步 驟之前，先暴露出半導(dǎo)體的主動區(qū)域的一部份，可使具有一娃化物層的一半導(dǎo)體的字元線 電阻改善，并且減少娃化物橋接的形成。本發(fā)明在技術(shù)上有顯著的進(jìn)步，并具有明顯的積極 效果，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
[0032] 上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段， 而可依照說明書的內(nèi)容予W實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)