型)半導(dǎo)體區(qū)域23和24以及在其間形成的第二導(dǎo)電型(下面稱作η型)半導(dǎo)體區(qū)域22構(gòu)成。在光電轉(zhuǎn)換部40中，主光電二極管在ρ型半導(dǎo)體區(qū)域23和24與η型半導(dǎo)體區(qū)域22之間的ρη結(jié)處構(gòu)成。在光電轉(zhuǎn)換部40中，根據(jù)入射光的光量生成信號(hào)電荷并在η型半導(dǎo)體區(qū)域22中累積。此外，作為在基板12的界面處發(fā)生暗電流的原因的電子被吸收到在基板12的前面和背面上形成的ρ型半導(dǎo)體區(qū)域23和24中作為載流子的多個(gè)空穴中。
[0077]此外，各光電轉(zhuǎn)換部40被由ρ型半導(dǎo)體區(qū)域構(gòu)成的像素隔離層18和形成在像素隔離層18內(nèi)的元件隔離部19電氣隔離。
[0078]根據(jù)本實(shí)施方案，如圖3所示，像素晶體管由4個(gè)晶體管構(gòu)成，它們是傳輸晶體管Trl、復(fù)位晶體管Tr2、放大晶體管Tr3和選擇晶體管Tr4。
[0079]如圖3所示，傳輸晶體管Trl由在以兩行兩列形式形成的4個(gè)光電轉(zhuǎn)換部40的中心部中形成的浮動(dòng)擴(kuò)散部30以及傳輸柵電極16構(gòu)成。如圖2所示，浮動(dòng)擴(kuò)散部30由通過(guò)η型雜質(zhì)以高濃度離子注入到在基板12的前面?zhèn)壬闲纬傻摩掩鍖?9中而形成的η型半導(dǎo)體區(qū)域構(gòu)成。此外，傳輸柵電極16經(jīng)由柵極絕緣層17形成在光電轉(zhuǎn)換部40和浮動(dòng)擴(kuò)散部30之間的基板12前面?zhèn)壬稀?br>[0080]在像素晶體管中，復(fù)位晶體管Tr2、放大晶體管Tr3和選擇晶體管Tr4針對(duì)共享浮動(dòng)擴(kuò)散部30的每4個(gè)光電轉(zhuǎn)換部40形成。如圖3所示，這些像素晶體管被配置在由4個(gè)光電變換器40構(gòu)成的組的一側(cè)。
[0081]復(fù)位晶體管Tr2由一對(duì)源/漏區(qū)域35和36以及在源/漏區(qū)域35和36之間形成的復(fù)位柵電極32構(gòu)成。放大晶體管Tr3由一對(duì)源/漏區(qū)域36和37以及在源/漏區(qū)域36和37之間形成的放大柵電極33構(gòu)成。選擇晶體管Tr4由一對(duì)源/漏區(qū)域37和38以及在源/漏區(qū)域37和38之間形成的選擇柵電極34構(gòu)成。
[0082]復(fù)位晶體管Tr2、放大晶體管Tr3和選擇晶體管Tr4的截面構(gòu)成被省略，但是這些像素晶體管構(gòu)造成與傳輸晶體管Trl類似。也就是說(shuō)，與浮動(dòng)擴(kuò)散部30類似地，源/漏區(qū)域35?38在形成于基板12的前表面上的ρ阱層29內(nèi)的η型高濃度雜質(zhì)區(qū)域中構(gòu)成。此夕卜，復(fù)位柵極電極32、放大柵電極33和選擇柵電極34經(jīng)由柵極絕緣膜17在基板12的前面?zhèn)壬闲纬伞?br>[0083]元件隔離部19由在從基板12的背面?zhèn)仍谏疃确较蛏闲纬傻臏喜?9內(nèi)順次埋入形成的固定電荷膜20和絕緣膜21構(gòu)成，并且雕刻形成在于基板12上形成的像素隔離層18內(nèi)。也就是說(shuō)，如圖所示，元件隔離部19形成為格子形狀，從而包圍像素。此外，在像素晶體管形成在相鄰的光電轉(zhuǎn)換部40和光電轉(zhuǎn)換部40之間的情況下，配置成與浮動(dòng)擴(kuò)散部30
或源/漏區(qū)重疊。
[0084]此外，元件隔離部19的形成深度到達(dá)其中形成像素晶體管的ρ阱層29，并且形成深度未到達(dá)浮動(dòng)擴(kuò)散部30或源/漏區(qū)域。如果浮動(dòng)擴(kuò)散部30和源/漏區(qū)域的深度小于1 μ m，那么元件隔離部19的形成深度可以從基板12前面達(dá)到大約0.25?5.0 μ m。根據(jù)本實(shí)施方案，形成深度到達(dá)像素晶體管的P阱層29，但是僅必須形成為使得元件隔離部19在基板12背面?zhèn)鹊亩瞬拷佑|ρ型半導(dǎo)體層，深度不一定必須到達(dá)ρ阱層29。象本實(shí)施方案中那樣，在由P型半導(dǎo)體層制成的像素隔離層18內(nèi)形成的情況下，即使在未到達(dá)ρ阱層29的構(gòu)成中，也可以獲得絕緣隔離的優(yōu)點(diǎn)。
[0085]此外，溝部39中形成的固定電荷膜20形成在溝部39的內(nèi)周面和底面上，也形成在基板12的整個(gè)背面上。請(qǐng)注意，在下面的說(shuō)明中，溝部39的內(nèi)周面和底面一起描述為“內(nèi)壁面”。作為固定電荷膜20，使用通過(guò)在諸如硅等基板上堆疊而產(chǎn)生固定電荷并加強(qiáng)釘扎(pinning)的材料是優(yōu)選的，并且可以使用具有負(fù)電荷的高折射率材料膜或高導(dǎo)電性膜。作為具體材料，例如，可以使用含有鉿(Hf)、招(A1)、鋯(Zr)、鉭(Ta)和鈦(Ti)中的至少一種元素的氧化物或氮化物材料。作為膜形成法，例如，可以舉出化學(xué)氣相沉積方法(下文中，CVD(Chemical Vapor Deposit1n)法)、派射法、原子層沉積法(下文中，ALD(Atomic LayerDeposit1n)法)等。通過(guò)使用ALD法，可以形成降低膜中的界面水平(interface level)的S1j莫，同時(shí)膜厚度為大約lnm。此外，作為上述以外的材料，可以舉出含有鑭(La)、鐠(Pr)、鈰(Ce)、釹(Nd)、钷(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鎊(Tm)、鐿(Yb)、镥(Lu)和釔(Y)中的至少一種元素的氧化物或氮化物材料。此外，上述的固定電荷膜可以用氧氮化鉿膜或氧氮化鋁膜形成。
[0086]娃(Si)和氮(N)可以在未損失絕緣性能的范圍內(nèi)加到上述固定電荷膜20的膜材料中。其濃度適當(dāng)?shù)卮_定為膜不損失絕緣性能的范圍。因此，通過(guò)加入娃(Si)和氮(N)，可以增加膜的耐熱性和在加工過(guò)程中抑制離子注入的能力。
[0087]在本實(shí)施方案中，具有負(fù)電荷的固定電荷膜20形成在溝部39的內(nèi)壁面和基板12的背面上，從而在接觸固定電荷膜20的面上形成反型層。因此，通過(guò)反型層釘扎硅界面，所以可以抑制暗電流的發(fā)生。此外，當(dāng)在基板12中形成溝部39的情況下，溝部39的側(cè)壁和底面發(fā)生物理?yè)p壞，并且存在溝部39的外周部去除釘扎的可能性。針對(duì)該問(wèn)題點(diǎn)，在本實(shí)施方案中，通過(guò)在溝部39的側(cè)壁和底面上形成具有多固定電荷的固定電荷膜20，可以防止去除釘扎。
[0088]絕緣膜21埋入在其上形成固定電荷膜20的溝部39內(nèi)，并且形成在基板12的整個(gè)背面?zhèn)壬?。作為絕緣膜21的材料，有利的是使用折射率與固定電荷膜20的材料不同的材料，可以使用例如氧化硅、氮化硅、氧氮化硅、樹(shù)脂等。此外，具有不帶有正固定電荷或帶有少的正固定電荷的特征的材料可以用于絕緣膜21。
[0089]此外，通過(guò)絕緣膜21埋入在溝部39中，構(gòu)成各像素的光電轉(zhuǎn)換部40經(jīng)由絕緣膜21隔離。因此，信號(hào)電荷難于泄漏到相鄰的像素，其中在發(fā)生超過(guò)飽和電荷量(Qs)的信號(hào)電荷的情況下，可以減少泄漏到相鄰的光電轉(zhuǎn)換部40的泄漏信號(hào)電荷。因此，可以抑制電子混色。
[0090]此外，在作為基板12的入射面?zhèn)鹊谋趁鎮(zhèn)壬闲纬傻墓潭姾赡?0和絕緣膜21的兩層構(gòu)成由于其折射率的差異而具有防反射膜的功能。因此，可以防止從基板12的背面?zhèn)热肷涞墓庠诨?2的背面?zhèn)壬系姆瓷洹?br>[0091]遮光膜25在形成于基板12的背面上的絕緣膜21上的所需區(qū)域上形成，并且在像素區(qū)域中，形成為格子形狀，從而使光電轉(zhuǎn)換部40開(kāi)口。也就是說(shuō)，遮光膜25形成在對(duì)應(yīng)于元件隔離部19的位置。構(gòu)成遮光膜25的材料僅必須是遮光的材料，并且可以使用例如鎢(W)、招(A1)或銅(Cu)。
[0092]平坦化膜26形成在包括遮光膜25的整個(gè)絕緣膜21上，從而使在基板12的背面?zhèn)壬系拿嫫教够?。例如，諸如樹(shù)脂等有機(jī)材料可以用作平坦化膜26的材料。
[0093]濾色層27形成在平坦化膜26的上面上，并且例如針對(duì)每個(gè)像素對(duì)應(yīng)于R(紅色)、G (綠色)、B (藍(lán)色)形成。使用濾色層27，所需波長(zhǎng)的光透過(guò)，并且透過(guò)的光入射到在基板12內(nèi)的光電轉(zhuǎn)換部40中。
[0094]片上透鏡28形成在濾色層27的上面上。使用片上透鏡28，照射光被收集，并且收集的光經(jīng)由濾色層27有效地入射到各光電轉(zhuǎn)換部40。
[0095]配線層13形成在基板12的前面?zhèn)壬?，并且被?gòu)造成具有經(jīng)由層間絕緣膜14疊置的配線15的多個(gè)層(根據(jù)本實(shí)施方案是3層)。構(gòu)成像素2的像素晶體管Tr經(jīng)由在配線層13上形成的配線15被驅(qū)動(dòng)。
[0096]支撐基板31形成在配線層13面向基板12那側(cè)的相反側(cè)上。支撐基板31被構(gòu)造成在制造階段中確?；?2的強(qiáng)度，并且例如由硅基板構(gòu)成。
[0097]使用具有上述構(gòu)成的固態(tài)成像裝置1，從基板12的背面?zhèn)日丈涔?，并且透過(guò)片上透鏡28和濾色層27的光在光電轉(zhuǎn)換部40中發(fā)生光電轉(zhuǎn)換，從而生成信號(hào)電荷。然后，在光電轉(zhuǎn)換部40中生成的信號(hào)電荷經(jīng)由在基板12的前面?zhèn)壬闲纬傻南袼鼐w管通過(guò)由配線層13中的所需配線15形成的垂直信號(hào)線作為像素信號(hào)輸出。
[0098][1-3固態(tài)成像裝置的制造方法]
[0099]接下來(lái)，說(shuō)明本實(shí)施方案的固態(tài)成像裝置的制造方法。圖4和圖5是示出本實(shí)施方案的固態(tài)成像裝置的制造過(guò)程的截面圖。
[0100]首先，如圖4的A所示，在基板12上形成光電轉(zhuǎn)換部40、像素晶體管和像素隔離層18后，通過(guò)在基板12的前面上交替形成層間絕緣膜14和配線15而形成配線層13。通過(guò)使所需的雜質(zhì)從基板12的前面?zhèn)入x子注入形成在基板12上形成的光電轉(zhuǎn)換部40等的雜質(zhì)區(qū)域。
[0101]接著，將硅基板制成的支撐基板31 (參照?qǐng)D4的B)貼附到配線層13的最上層并且反轉(zhuǎn)。到現(xiàn)在為止的制造過(guò)程與通常的背面照射型的固態(tài)成像裝置類似。請(qǐng)注意，盡管圖中省略了，但是在反轉(zhuǎn)基板12后，一般地，基板12從背面?zhèn)妊心ゲp薄到所需的厚度。
[0102]接下來(lái)，如圖4的B所示，在基板12上的各像素的邊界，S卩，在形成像素隔離層18的部分中，從基板12的背面?zhèn)仍谏疃确较蛏线M(jìn)行選擇性蝕刻，從而形成所需深度的溝部39 ο
[0103]在形成溝部39的過(guò)程中，在基板12的背面上形成具有所需的開(kāi)口的硬掩模(圖未示)，并且經(jīng)由該硬掩模進(jìn)行蝕刻，從而形成溝部。考慮到分光特性，溝部39的深度距基板12的背面有利的是0.2 μπι以上，更有利的是1.0 μπι以上。此外，根據(jù)分光特性，溝部39的寬度有利的是0.02 μπι以上。通過(guò)設(shè)定溝部39的寬度為更寬，可以更容易地處理溝部39，但是溝部39的寬度越寬，分光特性和和飽和電荷量下降的越多，因此，優(yōu)選的是溝部39的寬度為大約0.02 μπι。
[0104]如圖4的B所示，在本實(shí)施方案中，溝部39的形成深度到達(dá)像素晶體管的ρ阱層29，并且未到達(dá)浮動(dòng)擴(kuò)散部30或源/漏區(qū)域。請(qǐng)注意，形成溝部39的過(guò)程可以與其他基板貫通過(guò)程共享，在共享的情況下，可以減少過(guò)程數(shù)量。
[0105]接下來(lái)，除去用于加工溝部39的硬掩模，并且如圖5的C所示，使用CVD法、濺射法、ALD等形成包覆溝部39的側(cè)壁和底面以及基板12的背面的固定電荷膜20。隨后，使用CVD法形成將要埋入溝部39內(nèi)的絕緣膜21，同時(shí)在基板12的背面?zhèn)壬系墓潭姾赡?0上面形成絕緣膜21。
[0106]接下來(lái)，在絕緣膜21的整個(gè)上部形成遮光材料層后，將遮光材料層圖案化成所需形狀。因此，如圖5的D所示，使光電轉(zhuǎn)換部40開(kāi)口，并且形成在相鄰的像素和像素之間遮光的遮光膜25。
[0107]隨后，通過(guò)使用通常的方法形成濾色層27和片上透鏡28，完成圖2中所示的固態(tài)成像裝置1。
[0108]通過(guò)上述過(guò)程，形成固態(tài)成像裝置1，其中通過(guò)由被埋入基板12中的絕緣膜21形成的元件隔離部19進(jìn)行像素隔離。
[0109]根據(jù)本實(shí)施方案的固態(tài)成像裝置1，各像素的光電轉(zhuǎn)換部40通過(guò)由被埋入溝部39中的絕緣膜21形成的元件隔離部19隔離。因此，與僅用雜質(zhì)區(qū)域隔離的情況相比，可以減少在光電轉(zhuǎn)換部40中累積的信號(hào)電荷泄漏到相鄰的光電轉(zhuǎn)換部40側(cè)。因此，當(dāng)在光電轉(zhuǎn)換部40中生成大于飽和電荷量的信號(hào)電荷的情況下，電荷可以更有效地排放到浮動(dòng)擴(kuò)散部30。因此，可以抑制高光溢出的發(fā)生。
[0110]圖6示出在電荷累積時(shí)的電位分布，并且是說(shuō)明橫型溢出構(gòu)成(橫向溢出構(gòu)成)的圖。本實(shí)施方案的固態(tài)成像裝置1的相鄰的兩個(gè)光電轉(zhuǎn)換部40和在形成傳輸晶體管Trl的部分處的基板12的電位分布圖示于圖6。此外，形成常規(guī)固態(tài)成像裝置(其中僅經(jīng)由通過(guò)離子注入形成的元件隔離區(qū)域100隔離相鄰的光電轉(zhuǎn)換部)的光電轉(zhuǎn)換部和傳輸晶體管的部分在基板上的電位分布圖一起不于圖6。在圖6中，對(duì)應(yīng)于圖2的部分具有相同的附圖
ο
[0111]如圖6所示，在常規(guī)固態(tài)成像