一種三維阻變存儲器的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器領(lǐng)域，尤其涉及一種三維阻變存儲器的制備方法。
【背景技術(shù)】
[0002]存儲器的發(fā)展追求高速度，高集成密度，高數(shù)據(jù)保持力，低功耗等。在存儲器結(jié)構(gòu)的研究中，二極管陣列器件及其高密度阻變存儲器是目前比較關(guān)心的部分，目前用于存儲器的驅(qū)動器件的研制與開發(fā)主要集中在NM0SFET，三極管和二極管以及在此基礎(chǔ)上的一些新的器件結(jié)構(gòu)，M0SFET作為一種主流的半導(dǎo)體器件，由于其成熟的工藝技術(shù)和相對較低的成本以及為維持其龐大的45nmCM0S單元庫的可使用性，大多企業(yè)采用標(biāo)準(zhǔn)的M0SFET+相變電阻(1T1R)的結(jié)構(gòu)，如此，為獲得足夠大的驅(qū)動電流以保證所有存儲單元工作正常，每個(gè)存儲單元的選通的M0S管也必須足夠大，從而使存儲單元面積擴(kuò)大造成密度降低，二極管作為選通器件成為實(shí)現(xiàn)高密度，大容量相變存儲器產(chǎn)業(yè)化的必然選擇。
[0003]在目前成熟的各類存儲器中，M0SFET被廣泛的用作選擇開關(guān)器件，相變存儲器在執(zhí)行RESET操作時(shí)，需要提供較大的瞬間電流。如果選擇M0SFET作為選擇開關(guān)，就必須增加溝道寬度來滿足大電流的需求，單元面積也相應(yīng)增加。因此以M0SFET作為選通器件就無法參與高密度大容量存儲器的競爭。
[0004]為提高選擇開關(guān)器件的電流驅(qū)動能力，同時(shí)保持存儲單元面積不變，雙極型器件是最佳的選擇，而雙極型驅(qū)動器件的開發(fā)和制備成為了實(shí)現(xiàn)高密度，大容量相變存儲器芯片產(chǎn)業(yè)化的關(guān)鍵。
[0005]目前已經(jīng)商用的阻變存儲器技術(shù)是基于二維(2D)工藝的技術(shù)，主要用于替代N0R型閃存。雖然器件性能較閃存有很大提升，但是芯片成本與NAND型閃存，特別是三維(3D)NAND閃存存在較大差距。為了使阻變存儲技術(shù)在成本上更具有優(yōu)勢，進(jìn)一步提升存儲密度，intel和Micron聯(lián)合開發(fā)了基于0TS選通管的3D堆疊阻變存儲技術(shù)。Hynix在金屬層之上制備多晶硅二極管作為選通器件以實(shí)現(xiàn)阻變存儲單元的堆疊。如何制備可堆疊的選通器件是3D存儲技術(shù)的關(guān)鍵。0TS是一種新的合金材料，如何低成本的實(shí)現(xiàn)與CMOS工藝的集成是一個(gè)難題，此外在先進(jìn)CMOS工藝制程(40nm/28nm/14nm)中更加難以實(shí)現(xiàn)集成。

【發(fā)明內(nèi)容】

[0006]針對現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種三維阻變存儲器的制備方法，以實(shí)現(xiàn)高速度，高密度，大容量的相變存儲器芯片的設(shè)計(jì)和生產(chǎn)，大幅的降低工藝流程的成本。
[0007]本發(fā)明采用如下技術(shù)方案:
[0008]一種三維阻變存儲器的制備方法，所述制備方法包括:
[0009]步驟S1，提供一半導(dǎo)體襯底，制備第一絕緣層覆蓋所述半導(dǎo)體襯底的表面后，制備金屬位線層貫穿所述第一絕緣層至所述半導(dǎo)體襯底的表面；
[0010]步驟S2，沿所述金屬位線層延伸方向，制備第一薄膜層覆蓋所述第一絕緣層及所述金屬位線層的表面后，按照從下至上順序依次制備第二薄膜層和第三薄膜層；
[0011]步驟S3，于所述第三薄膜層之上形成沿子線陣列方向及位線陣列方向呈陣列分布的多個(gè)犧牲柱；
[0012]步驟S4，以所述多個(gè)犧牲柱為掩膜，依次刻蝕所述第一薄膜層、所述第二薄膜層及所述第三薄膜層至所述第一絕緣層的上表面，去除所述多個(gè)犧牲柱后，在所述第一絕緣層之上形成多個(gè)相互隔離的雙向選通管；
[0013]步驟S5，基于所述多個(gè)相互隔離的雙向選通管制備位于所述金屬位線層之上的若干第一相變單元；
[0014]步驟S6，于所述若干第一相變單元之上形成金屬字線層，并沿所述金屬字線層延伸方向，重復(fù)步驟S2?步驟S5，以形成位于所述金屬字線層之上的若干第二相變單元；
[0015]步驟S7，基于所述若干第一相變單元和所述若干第二相變單元制備所述三維阻變存儲器。
[0016]優(yōu)選的，所述步驟S4還包括:
[0017]形成所述雙向選通管后，制備第二絕緣層覆蓋第一絕緣層和所述金屬位線層暴露的表面，并將保留的所述犧牲柱的上表面予以暴露。
[0018]優(yōu)選的，所述步驟S4還包括:
[0019]制備所述第二絕緣層后，去除所述犧牲柱。
[0020]優(yōu)選的，所述步驟S4還包括:
[0021]去除所述犧牲柱后，制備電極層覆蓋所述第二絕緣層和所述第三薄膜層。
[0022]優(yōu)選的，所述步驟S5中:
[0023]制備所述電極層后，沉積第三絕緣層覆蓋所述電極層，并磨平所述第二絕緣層上的所述電極層和所述第三絕緣層，以將所述電極層隔離開形成所述第一相變單元。
[0024]優(yōu)選的，所述步驟S5還包括:
[0025]涂上光刻膠并空出空出兩根位線之間的寬度區(qū)域。
[0026]優(yōu)選的，所述步驟S5還包括:
[0027]對所述寬度區(qū)域進(jìn)行刻蝕并且刻蝕停止于所述金屬位線層，形成彎折的電極層后去除所述光刻膠。
[0028]優(yōu)選的，所述步驟S5還包括:
[0029]沉積第四絕緣層填充刻蝕的區(qū)域，并對所述第四絕緣層進(jìn)行平坦化工藝，使所述第四絕緣層與所述電極層的表面平齊。
[0030]優(yōu)選的，所述步驟S5還包括:
[0031]對所述電極層進(jìn)行回刻，形成凹槽，并在所述凹槽中沉積阻變材料層。
[0032]優(yōu)選的，所述步驟S6中:
[0033]于所述阻變材料層上制備貫穿于第五絕緣層的上電極材料層，并于所述上電極材料層上繼續(xù)制備所述金屬字線層。
[0034]本發(fā)明的有益效果是:
[0035]本發(fā)明提出一種90°旋轉(zhuǎn)加熱電極的三維阻變存儲器結(jié)構(gòu)及制備方法，包括采用氮化物夾層結(jié)構(gòu)制備雙向選通管，阻變加熱電極的制備采用犧牲材料去除后鑲嵌的方法，與主流金屬柵工藝兼容，采用字線位線交替互換，加熱電極90°旋轉(zhuǎn)的三維堆疊方式。具有與主流金屬柵銅互連工藝兼容，制造成本低，芯片密度大，工藝簡單的特點(diǎn)。
【附圖說明】
[0036]圖la_19a為本發(fā)明沿位線陣列(BL)方向的截面圖；
[0037]圖lb_19b為本發(fā)明沿字線陣列(WL)方向的截面圖。
【具體實(shí)施方式】
[0038]需要說明的是，在不沖突的情況下，下述技術(shù)方案，技術(shù)特征之間可以相互組合。
[0039]下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的說明:
[0040]本發(fā)明提出的一種90°旋轉(zhuǎn)加熱電極的三維阻變存儲器結(jié)構(gòu)及制備方法。圖la-19a是沿位線陣列(BL)方向的截面圖，圖lb_19b是沿字線陣列(WL)方向的截面圖。本發(fā)明的具體實(shí)施例中省略了很多標(biāo)準(zhǔn)CMOS工藝的步驟，主要強(qiáng)調(diào)如何在CMOS邏輯工藝中制備90°旋轉(zhuǎn)電極的三維阻變存儲器存儲單元。
[0041]本實(shí)施例中附圖對應(yīng)標(biāo)號的含義如下所列:
[0042]1是起始硅晶圓，其包括已經(jīng)制備好的CMOS電路區(qū)域，二極管功能區(qū)域等；2是絕緣層，通常是二氧化硅，氮化物等；3是金屬層，材料優(yōu)先為銅；4是雙向選通管正極材料，材料為TiN或TaN ；5是雙向選通管負(fù)極材料，材料為SiNx或AsTeGeSiN ；6是犧牲材料；7是絕緣層，材料選擇二氧化硅，氮化物等；8是加熱電極材料，優(yōu)先為氮化鈦和鎢；9是絕緣材料；10是光刻膠；11是絕緣材料；12是凹槽，WL截面上的Y型凹槽，12r是阻變存儲單元材料，可以是相變材料，優(yōu)選的相變材料為鍺銻碲(GeSbTe)、銻碲(SbTe)等及其摻雜物，也可以是阻變材料，優(yōu)選材料為鈣鈦礦氧化物，過渡金屬氧化物等；13是上電極材料，優(yōu)先氮化鈦。
[0043]本實(shí)施例提出的一種90°旋轉(zhuǎn)加熱電極的三維阻變存儲器結(jié)構(gòu)及制備方法【具體實(shí)施方式】包括以下步驟。
[0044]步驟一:選用已經(jīng)制備好CMOS電路區(qū)域，雙極型晶體管電路區(qū)域，二極管電路區(qū)域等功能區(qū)域的單晶硅晶圓作為起始襯底1，在起始襯底1上制備金屬位線層3，如圖la-b所示，位線與位線之間用材料2進(jìn)行絕緣隔離，通常絕緣材料(第一絕緣層)可選氧化物，氮化物或者是二者的結(jié)合物。金屬位線材料3為金屬材料銅，厚度在5nm?500nm。此金屬層也可用于外圍CMOS電路的互連。
[0045]步驟二:在步驟一制備好的材料