串聯(lián)晶體管結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及串聯(lián)晶體管結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]半導(dǎo)體器件根據(jù)其功能可分為I/O器件和核心器件，其中，I/O器件和核心器件通常包括水平晶體管。由于與核心器件相比，給I/o器件施加更高的電壓，所以I/O器件的水平晶體管的柵極的長度和柵極介電層的厚度應(yīng)該比核心器件的水平晶體管的柵極的長度和柵極介電層的厚度大很多，這導(dǎo)致I/o器件占用面積大且集成密度差。
[0003]為了提高集成密度，可以在I/O器件和核心器件中應(yīng)用具有相同柵極長度的垂直晶體管。然而，垂直晶體管的柵極長度和溝道長度比水平晶體管的柵極長度和溝道長度小很多，使得當(dāng)施加高壓時，會在I/o器件的垂直晶體管中發(fā)生漏致勢皇降低現(xiàn)象(DIBL)和熱載流子注入(HCI)現(xiàn)象，從而增加漏電流并且顯著降低可靠性。因此，繼續(xù)尋找在I/O器件的垂直晶體管中的改進(jìn)。
【發(fā)明內(nèi)容】
[0004]為了解決現(xiàn)有技術(shù)中的問題，根據(jù)本發(fā)明的一些實施例，提供了一種串聯(lián)晶體管結(jié)構(gòu)，包括:第一源極，位于襯底上方；第一溝道-漏極結(jié)構(gòu)，位于所述第一源極上方，所述第一溝道-漏極結(jié)構(gòu)包括第一溝道和位于所述第一溝道上方的第一漏極；第二溝道-漏極結(jié)構(gòu)，位于所述第一源極上方并且基本平行于所述第一溝道-漏極結(jié)構(gòu)，所述第二溝道-漏極結(jié)構(gòu)包括第二溝道和位于所述第二溝道上方的第二漏極；柵極介電層，圍繞所述第一溝道和所述第二溝道；柵極，圍繞所述柵極介電層；第一漏極焊盤，位于所述第一漏極上方并與所述第一漏極接觸；以及第二漏極焊盤，位于所述第二漏極上方并與所述第二漏極接觸，其中，所述第一漏極焊盤和所述第二漏極焊盤彼此分離。
[0005]根據(jù)本發(fā)明的另一些實施例，提供了一種串聯(lián)晶體管結(jié)構(gòu)，包括:第一源極，位于襯底上方；第二源極，位于所述襯底上方并且橫向鄰近所述第一源極；隔離部分，位于所述第一源極和所述第二源極之間以將所述第一源極與所述第二源極電隔離；第二溝道-漏極結(jié)構(gòu)，位于所述第一源極上方，所述第二溝道-漏極結(jié)構(gòu)包括第二溝道和位于所述第二溝道上方的第二漏極；第三溝道-漏極結(jié)構(gòu)，位于所述第二源極上方并且基本平行于所述第二溝道-漏極結(jié)構(gòu)，所述第三溝道-漏極結(jié)構(gòu)包括第三溝道和位于所述第三溝道上方的第三漏極；柵極介電層，圍繞所述第二溝道和所述第三溝道；柵極，圍繞所述柵極介電層；以及第二漏極焊盤，位于所述第二漏極和所述第三漏極上方并與所述第二漏極和所述第三漏極接觸。
[0006]根據(jù)本發(fā)明的又一些實施例，提供了一種制造串聯(lián)晶體管結(jié)構(gòu)的方法，包括:形成在襯底上方凸出的串聯(lián)源極-溝道-漏極結(jié)構(gòu)，所述串聯(lián)源極-溝道-漏極結(jié)構(gòu)包括位于所述襯底上方的第一源極、位于所述第一源極上方的第一溝道-漏極結(jié)構(gòu)以及位于所述第一源極上方的第二溝道-漏極結(jié)構(gòu)，并且所述第一溝道-漏極結(jié)構(gòu)和所述第二溝道-漏極結(jié)構(gòu)基本彼此平行，或者所述串聯(lián)源極-溝道-漏極結(jié)構(gòu)包括所述第一源極、位于所述襯底上方并橫向鄰近所述第一源極的第二源極、位于所述第一源極和所述第二源極之間的隔離部分、位于所述第一源極上方的所述第二溝道-漏極結(jié)構(gòu)以及位于所述第二源極上方的第三溝道-漏極結(jié)構(gòu)，并且所述第二溝道-漏極結(jié)構(gòu)和所述第三溝道-漏極結(jié)構(gòu)基本彼此平行；在所述第一源極上方或在所述第一源極和所述第二源極上方形成源極介電層；圍繞所述第一溝道-漏極結(jié)構(gòu)的溝道和所述第二溝道-漏極結(jié)構(gòu)的溝道或圍繞所述第二溝道-漏極結(jié)構(gòu)的所述溝道和所述第三溝道-漏極結(jié)構(gòu)的溝道形成柵極介電層；在所述源極介電層上方并且圍繞所述柵極介電層形成柵極；以及在所述第一溝道-漏極結(jié)構(gòu)的漏極上方和所述第二溝道-漏極結(jié)構(gòu)的漏極上方分別形成第一漏極焊盤和第二漏極焊盤，并且所述第一漏極焊盤和所述第二漏極焊盤分別與所述第一溝道-漏極結(jié)構(gòu)的所述漏極和所述第二溝道-漏極結(jié)構(gòu)的所述漏極接觸，或在所述第二溝道-漏極結(jié)構(gòu)的所述漏極上方和所述第三溝道-漏極結(jié)構(gòu)的漏極上方形成所述第二漏極焊盤，并且所述第二漏極焊盤與所述第二溝道-漏極結(jié)構(gòu)的所述漏極和所述第三溝道-漏極結(jié)構(gòu)的所述漏極接觸。
【附圖說明】
[0007]當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以最佳的理解本發(fā)明的各個方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制。實際上，為了清楚的論述，各種部件的尺寸可以被任意地增加或減小。
[0008]圖1是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。
[0009]圖2是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。
[0010]圖3是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。
[0011]圖4是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。
[0012]圖5是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。
[0013]圖6A至圖6F是根據(jù)本發(fā)明的一些實施例的在制造串聯(lián)晶體管結(jié)構(gòu)的各個階段的截面圖。
[0014]圖7A至圖7G是根據(jù)本發(fā)明的一些實施例的在制造串聯(lián)晶體管結(jié)構(gòu)的各個階段的截面圖。
[0015]圖8A至圖8G是根據(jù)本發(fā)明的一些實施例的在制造串聯(lián)晶體管結(jié)構(gòu)的各個階段的截面圖。
【具體實施方式】
[0016] 以下公開內(nèi)容提供了許多不同實施例或?qū)嵗?，用于實現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實施例，以及也可以包括在第一部件和第二部件之間可以形成額外的部件使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可以在各個實例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。
[0017] 此外，為了便于描述，本文中可以使用諸如“在…之下”、“在…下面”、“下部”、“在…之上”、“上部”等的空間相對術(shù)語以描述如圖所示的一個元件或部件與另一個元件或部件的關(guān)系。除了圖中所示的方位之外，空間相對術(shù)語旨在包括器件在使用或操作過程中的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可以同樣地作相應(yīng)的解釋。
[0018]如上所述，當(dāng)給垂直晶體管施加高壓時，可能發(fā)生DIBL現(xiàn)象和HCI現(xiàn)象，從而增加漏電流并且顯著降低可靠性。為了解決以上問題，提供用于共享電壓(例如，漏極至源極電壓(Vd))的串聯(lián)晶體管結(jié)構(gòu)以有效地降低或防止DIBL現(xiàn)象和HCI現(xiàn)象，從而減小漏電流并且提尚可靠性。以下將順序地詳細(xì)描述串聯(lián)晶體管結(jié)構(gòu)及其制造方法的實施例。
[0019]圖1是根據(jù)本發(fā)明的一些實施例的串聯(lián)晶體管結(jié)構(gòu)的截面圖。串聯(lián)晶體管結(jié)構(gòu)包括第一源極S1、第一溝道-漏極結(jié)構(gòu)⑶S1、第二溝道-漏極結(jié)構(gòu)⑶S2、柵極介電層130、柵極G、第一漏極焊盤DPI和第二漏極焊盤DP2。在一些實施例中，串聯(lián)晶體管結(jié)構(gòu)位于I/O器件中。在一些實施例中，串聯(lián)晶體管結(jié)構(gòu)位于核心器件中。
[0020]第一源極S1位于襯底110上方。在一些實施例中，襯底110包括:元素半導(dǎo)體，包括晶體硅、多晶硅、晶體鍺、多晶鍺、無定形結(jié)構(gòu)的硅或無定形結(jié)構(gòu)的鍺；化合物半導(dǎo)體，包括碳化娃、砷化鎵、磷化鎵、磷化銦、砷化銦以及鋪化銦；合金半導(dǎo)體，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP以及GalnAsP ;任何其他合適的材料或它們的組合。在一些實施例中，襯底110包括阱區(qū)(未示出)，該阱區(qū)的導(dǎo)電型不同于第一源極S1的阱區(qū)的導(dǎo)電型，并且該阱區(qū)從襯底110的上表面延伸到襯底110內(nèi)。在一些實施例中，第一源極S1位于阱區(qū)上并與阱區(qū)接觸。在一些實施例中，襯底110具有I/O區(qū)110a和核心區(qū)(未示出)，并且第一源極S1位于襯底110的I/O區(qū)110a上方。
[0021]在一些實施例中，第一源極S1是導(dǎo)電型的重?fù)诫s層。在一些實施例中，第一源極S1是η型重?fù)诫s層。在第一源極S1是η型重?fù)诫s層的一些實施例中，阱區(qū)是ρ型阱區(qū)。在一些實施例中，第一源極S1包括諸如磷、砷、銻、鉍、砸、碲的η型摻雜劑、另一合適的η型摻雜劑或它們的組合。在一些實施例中，串聯(lián)晶體管結(jié)構(gòu)還包括第一源極S1中的源極硅化物區(qū)SSR，以減小第一源極S1的電阻。換句話說，源極硅化物區(qū)SSR可以被認(rèn)為是第一源極S1的一部分。在一些實施例中，第一源極S1包括分離的多個源極硅化物區(qū)SSR。
[0022]第一溝道-漏極結(jié)構(gòu)⑶S1位于第一源極S1上方。第一溝道-漏極結(jié)構(gòu)⑶S1包括第一溝道C1和第一溝道C1上方的第一漏極D1。在一些實施例中，第一溝道C1是與第一源極S1的導(dǎo)電型相同的摻雜層。在一些實施例中，第一漏極D1是與第一源極S1的導(dǎo)電型相同的重?fù)诫s層。
[0023]第二溝道-漏極結(jié)構(gòu)⑶S2也位于第一源極S1上方，并且基本平行于第一溝道-漏極結(jié)構(gòu)⑶S1。第二溝道-漏極結(jié)構(gòu)⑶S2包括第二溝道C2和第二溝道C2上方的第二漏極D2。在一些實施例中，第二溝道C2是與第一源極S1的導(dǎo)電型相同的摻雜層。在一些實施例中，第二漏極D2是與第一源極S1的導(dǎo)電型相同的重?fù)诫s層。在一些實施例中，第一溝道-漏極結(jié)構(gòu)⑶S1和第二溝道-漏極結(jié)構(gòu)⑶S2是垂直納米線結(jié)構(gòu)。
[0024]柵極介電層130圍繞第一溝道C1和第二溝道C2。在一些實施例中，柵極介電層130包括諸如二氧化硅、氮化硅、氮氧化硅的介電材料或另一合適的絕緣材料。柵極G圍繞柵極介電層130。換句話說，串聯(lián)晶體管結(jié)構(gòu)屬于垂直全環(huán)柵(VGAA)晶體管。在一些實施例中，柵極G包括諸如多晶娃(poly)、金屬或金屬合金的導(dǎo)電材料。
[0025]第一漏極焊盤DPI位于第一漏極D1上方并與第一漏極D1接觸，并且第二漏極焊盤DP2位于第二漏極D2上方并與第二漏極D2接觸。第一漏極焊盤DPI和第二漏極焊盤DP2彼此分離。在一些實施例中，第一漏極焊盤DPI和第二漏極焊盤DP2包括金屬、硅化物或其他導(dǎo)電材料。如圖1的虛線所示，當(dāng)給第一漏極焊盤DPI或第二漏極焊盤DP2施加高壓時，通過第一源極S1將高壓共享給第一溝道-漏極結(jié)構(gòu)⑶S1和第二溝道-漏極結(jié)構(gòu)⑶S2。在一些實施例中，串聯(lián)晶體管結(jié)構(gòu)包括多個第一溝道-漏極結(jié)構(gòu)CDS1和多個第二溝道-漏極結(jié)構(gòu)CDS2，以及第一漏極焊盤DPI位于第一漏極D1上方并與第一漏極D1接觸，以及第二漏極焊盤DP2位于第二漏極D2上方并與第二漏極D2接觸。當(dāng)給第一漏極焊盤DPI或者第二漏極焊