半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
【專利說明】半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法
[0001]本申請(qǐng)基于2014年9月11日提出的日本專利申請(qǐng)第2014 — 185365號(hào)主張優(yōu)先權(quán)，這里引用其全部內(nèi)容。
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
【背景技術(shù)】
[0003]在半導(dǎo)體裝置中，為了提高安裝密度，使多個(gè)半導(dǎo)體芯片層疊。S卩，將支撐基板貼合在半導(dǎo)體基板上而使半導(dǎo)體基板薄化，然后使支撐基板從半導(dǎo)體基板剝離。并且，使半導(dǎo)體基板單片化而成為半導(dǎo)體芯片，使多個(gè)半導(dǎo)體芯片層疊，得到半導(dǎo)體裝置。此時(shí)，希望降低半導(dǎo)體裝置的制造成本。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種例如適合于降低半導(dǎo)體裝置的制造成本的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
[0005]技術(shù)方案提供一種半導(dǎo)體裝置，具備:第1半導(dǎo)體芯片；第2半導(dǎo)體芯片，搭載在上述第1半導(dǎo)體芯片的背面；上述第1半導(dǎo)體芯片具有:基板；背面布線，設(shè)在上述基板的背面，電連接著上述第2半導(dǎo)體芯片的端子；多層布線，設(shè)在上述基板的表面；貫通電極，經(jīng)由上述基板將上述背面布線及上述多層布線電連接；以及表面電極，設(shè)在上述多層布線之上，電連接于上述多層布線。
[0006]此外，技術(shù)方案提供一種半導(dǎo)體裝置的制造方法，具備如下步驟:在半導(dǎo)體基板的表面上形成多層布線；在上述多層布線之上形成電連接于上述多層布線的表面電極；使支撐基板貼合到上述半導(dǎo)體基板的表面?zhèn)?，以將上述多層布線及上述表面電極覆蓋；在貼合著上述支撐基板的狀態(tài)下將上述半導(dǎo)體基板從背面?zhèn)冗M(jìn)行薄化；從薄化后的上述半導(dǎo)體基板的背面貫通到表面地形成與上述多層布線電連接的貫通電極；在薄化后的上述半導(dǎo)體基板的上述背面形成背面布線，以與上述貫通電極電連接；在薄化后的上述半導(dǎo)體基板的背面搭載第1半導(dǎo)體芯片，以將上述第1半導(dǎo)體芯片的端子電連接于上述背面布線；從薄化后的上述半導(dǎo)體基板將上述支撐基板剝離；以及對(duì)薄化后的上述半導(dǎo)體基板進(jìn)行單片化，得到在背面搭載有上述第1半導(dǎo)體芯片的第2半導(dǎo)體芯片。
[0007]根據(jù)技術(shù)方案，能夠提供一種例如適合于降低半導(dǎo)體裝置的制造成本的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。
【附圖說明】
[0008]圖1是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。
[0009]圖2是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的框圖。
[0010]圖3是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0011]圖4是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0012]圖5是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0013]圖6是表示有關(guān)第1實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0014]圖7是表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。
[0015]圖8是表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0016]圖9是表示有關(guān)第2實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0017]圖10是表示有關(guān)第3實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的剖視圖。
[0018]圖11是表示有關(guān)第3實(shí)施方式的半導(dǎo)體裝置的結(jié)構(gòu)的框圖。
[0019]圖12是表示有關(guān)第3實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
[0020]圖13是表示有關(guān)第3實(shí)施方式的半導(dǎo)體裝置的制造方法的剖視圖。
【具體實(shí)施方式】
[0021]根據(jù)實(shí)施方式，提供一種具有第1半導(dǎo)體芯片和第2半導(dǎo)體芯片的半導(dǎo)體裝置。第2半導(dǎo)體芯片搭載在第1半導(dǎo)體芯片的背面上。第1半導(dǎo)體芯片具有基板、背面布線、多層布線、貫通電極和表面電極。背面布線設(shè)在基板的背面上。背面布線與第2半導(dǎo)體芯片的端子電連接。多層布線，設(shè)在基板的表面上。貫通電極經(jīng)由基板將背面布線及多層布線電連接。表面電極設(shè)在多層布線之上。表面電極與多層布線電連接。
[0022]以下，參照附圖，詳細(xì)地說明有關(guān)實(shí)施方式的半導(dǎo)體裝置。另外，并不通過這些實(shí)施方式限定本發(fā)明。
[0023](第1實(shí)施方式)
[0024]使用圖1及圖2對(duì)有關(guān)第1實(shí)施方式的半導(dǎo)體裝置100進(jìn)行說明。圖1是表示半導(dǎo)體裝置100的結(jié)構(gòu)的剖視圖。圖2是表示半導(dǎo)體裝置100的結(jié)構(gòu)的框圖。
[0025]對(duì)于半導(dǎo)體裝置100有時(shí)要求高密度安裝。例如，將加速度傳感器或地磁傳感器等的傳感器芯片搭載在便攜設(shè)備中，其市場(chǎng)擴(kuò)大。為了在便攜設(shè)備的有限的空間中裝入功能，對(duì)于包括傳感器芯片等的半導(dǎo)體芯片在內(nèi)的半導(dǎo)體裝置的高密度安裝的要求非常強(qiáng)。
[0026]在半導(dǎo)體裝置100中，為了使安裝密度提高而使多個(gè)半導(dǎo)體芯片層疊。此外，在半導(dǎo)體裝置100中，作為實(shí)現(xiàn)高密度安裝的手段，進(jìn)行通過貫通電極(TSV:Through SiliconVia)的三維安裝。
[0027]具體而言，半導(dǎo)體裝置100如圖1所示，具備半導(dǎo)體芯片10、半導(dǎo)體芯片20、金屬線40、導(dǎo)體球50及模制樹脂60。
[0028]半導(dǎo)體芯片10具有基板11、背面布線13、多層布線12、貫通電極14及表面電極
15?；?1可以由半導(dǎo)體形成，例如可以由以硅為主成分的材料形成。
[0029]背面布線13配設(shè)在基板11的背面lib上。背面布線13與貫通電極14電連接，被從貫通電極14的上方引繞到背面lib上的規(guī)定的位置。例如，在從與背面lib垂直的方向透視時(shí)、在與半導(dǎo)體芯片20重疊的位置上配設(shè)有貫通電極14的情況下，背面布線13被引繞到不與半導(dǎo)體芯片20重疊的位置。在背面布線13上接合金屬線40，經(jīng)由金屬線40電連接于半導(dǎo)體芯片20的端子22。背面布線13由例如以銅為主成分的材料形成。另外，雖然沒有圖示，但基板11的背面lib被用絕緣層覆蓋，背面布線13配設(shè)在基板11的背面lib的絕緣層上。由此，背面布線13和基板11被電絕緣。
[0030]絕緣膜16將背面布線13部分地覆蓋，并且將背面布線13中的要接合金屬線40的區(qū)域的附近露出。例如，絕緣膜16在平面觀察中將配設(shè)有半導(dǎo)體芯片20的區(qū)域覆蓋。
[0031]多層布線12設(shè)在基板11的表面11a上。多層布線12包括多個(gè)布線層Ml?M3和將它們聯(lián)絡(luò)的插頭布線(未圖示)。此外，在基板11的表面11a上，交替地反復(fù)層疊絕緣層DF1?DF4和布線層Ml?M3而形成多層布線構(gòu)造。各布線層Ml?M3例如由以鋁為主成分的材料形成。各絕緣層DF1?DF4由例如以氧化硅為主成分的材料形成。
[0032]貫通電極14從背面lib到表面11a地將基板11貫通。貫通電極14將背面布線13及多層布線12電連接。貫通電極14例如由以銅為主成分的材料形成。貫通電極14上的基板11的表面11a側(cè)的端部能夠連接到多層布線12的最下方的布線層Ml上。另外，雖然沒有圖示，但在貫通電極14與基板11之間夾著絕緣層。由此，將貫通電極14和基板11電絕緣。
[0033]表面電極15設(shè)在多層布線12之上，電連接于多層布線12。例如，表面電極15可以配置到多層布線12的最上方的布線層(最上方的布線)M3之上。表面電極15可以由與多層布線12中的各布線層Ml?M3的材料(例如鋁)相比、與導(dǎo)體球50的材料(例如焊料)的接合性更好的材料形成。表面電極15例如也可以由以銅為主成分的材料形成，也可以由以鎳/金合金為主成分的材料形成。
[0034]表面電極15具有與導(dǎo)體球50對(duì)應(yīng)的平面尺寸及形狀。表面電極15例如在平面觀察中可以是圓形狀(例如直徑0.2_的圓形狀)，也可以是矩形狀(例如包含在直徑0.2mm的圓中的矩形狀)。此外，表面電極15以考慮導(dǎo)體球50的尺寸而決定的配置間隔被配置。表面電極15例如以間距0.4mm的配置間隔被配置。
[0035]半導(dǎo)體芯片20搭載在半導(dǎo)體芯片10的背面10b上。例如，半導(dǎo)體芯片20以其表面20a朝向與半導(dǎo)體芯片10相反側(cè)的朝向搭載在半導(dǎo)體芯片10的背面10b上。半導(dǎo)體芯片20的背面20b通過貼裝樹脂30粘接在半導(dǎo)體芯片10的背面10b (絕緣膜16的表面)上。半導(dǎo)體芯片20的平面尺寸比半導(dǎo)體芯片10的平面尺寸小。半導(dǎo)體芯片20在從與背面10b垂直的方向透視的情況下包含在半導(dǎo)體芯片10中。由此，在半導(dǎo)體芯片10中，能夠?qū)⒈趁娌季€13引繞到在從與背面10b垂直的方向透視時(shí)不與半導(dǎo)體芯片20重疊的位置。即，能夠經(jīng)由金屬線40將半導(dǎo)體芯片20的端子22電連接到背面布線13上。半導(dǎo)體芯片20具有例如包括基板及多層布線的芯片主體21。多層布線可以相對(duì)于基板設(shè)在表面20a偵k半導(dǎo)體芯片20的端子22可以為在多層布線的最上方的布線層形成的電極焊盤。
[0036]金屬線40將半導(dǎo)體芯片20的端子22和半導(dǎo)體芯片10的背面布線1