半導體裝置以及半導體裝置的制造方法
【專利說明】半導體裝置以及半導體裝置的制造方法
[0001][相關申請案]
[0002]本申請案享受以日本專利申請2014-188173號(申請日:2014年9月16日)為基礎申請案的優(yōu)先權(quán)。本申請案通過參照該基礎申請案而包含基礎申請案的全部內(nèi)容。
技術領域
[0003]實施方式的發(fā)明涉及一種半導體裝置以及半導體裝置的制造方法。
【背景技術】
[0004]近年來，隨著通信技術及信息處理技術不斷發(fā)展，而要求半導體裝置小型化及高速化。為了應對這種要求，正在推進開發(fā)以下半導體封裝體:在半導體裝置中，通過使多個半導體芯片積層的三維封裝，以縮短零件間的配線長度來應對動作頻率的增大，且提高封裝面積效率。
[0005]例如，提出了如下三維封裝結(jié)構(gòu):在NAND(Not And，與非)型閃速存儲器等半導體裝置中，從小型化及高速化的觀點出發(fā)，將存儲器控制器與存儲器芯片積層在同一配線基板上。作為三維封裝結(jié)構(gòu)，例如有TSV(Through Silicon Via，娃穿孔)方式的積層結(jié)構(gòu)。
[0006]在三維封裝結(jié)構(gòu)的半導體裝置的制造中，通過在引線框架等支撐基板上積層多個半導體芯片而形成芯片積層體，在芯片積層體上形成焊球等凸塊層，并利用底部填充樹脂將半導體芯片之間密封。之后，使芯片積層體翻轉(zhuǎn)，隔著凸塊層將芯片積層體與配線基板接合。進而，通過填充密封樹脂而密封芯片積層體，在配線基板上形成外部連接端子之后，進行切割而對應于芯片積層體將配線基板單片化。
[0007]在三維封裝結(jié)構(gòu)的半導體裝置中，為實現(xiàn)小型化、薄型化，半導體芯片非常薄，從而易變形。因此，在芯片積層體中，半導體芯片易產(chǎn)生翹曲。如果半導體芯片產(chǎn)生翹曲，則凸塊層的高度變得不均，從而易產(chǎn)生芯片積層體與配線基板的連接不良。這樣一來，三維封裝結(jié)構(gòu)的半導體裝置存在因半導體芯片翹曲而可靠性降低等問題。

【發(fā)明內(nèi)容】

[0008]實施方式提供一種能夠抑制可靠性降低的半導體裝置及其制造方法。
[0009]實施方式的半導體裝置具備:第1半導體芯片；第2半導體芯片，積層在第1半導體芯片上，具有從一面向另一面貫通半導體基板的貫通電極，且以將另一面朝向第1半導體芯片的方式積層；第1凸塊，向一面突出設置，具有露出面；密封樹脂，以將露出面露出的方式密封第1半導體芯片與第2半導體芯片、第1凸塊；以及第2凸塊，設置在露出面上。
【附圖說明】
[0010]圖1(A)及⑶是表示半導體裝置的結(jié)構(gòu)例的圖。
[0011]圖2是表示半導體裝置的制造方法例的流程圖。
[0012]圖3是用以說明半導體裝置的制造方法例的圖。
[0013]圖4是用以說明半導體裝置的制造方法例的圖。
[0014]圖5是用以說明半導體裝置的制造方法例的圖。
[0015]圖6是用以說明半導體裝置的制造方法例的圖。
[0016]圖7是用以說明半導體裝置的制造方法例的圖。
[0017]圖8是用以說明半導體裝置的制造方法例的圖。
[0018]圖9㈧及⑶是用以說明半導體裝置的制造方法例的圖。
[0019]圖10(A)及(B)是表示半導體裝置的結(jié)構(gòu)例的圖。
[0020]圖11是表示半導體裝置的制造方法例的流程圖。
[0021]圖12是用以說明半導體裝置的制造方法例的圖。
[0022]圖13是用以說明半導體裝置的制造方法例的圖。
[0023]圖14是用以說明半導體裝置的制造方法例的圖。
[0024]圖15是用以說明半導體裝置的制造方法例的圖。
[0025]圖16是用以說明半導體裝置的制造方法例的圖。
[0026]圖17是用以說明半導體裝置的制造方法例的圖。
【具體實施方式】
[0027]以下，參照附圖對實施方式進行說明。另外，附圖為示意圖，例如厚度與平面尺寸的關系、各層厚度的比率等有時與實物不同。而且，在各實施方式中，對實質(zhì)上相同的構(gòu)成要素標注相同的符號并省略說明。
[0028](第1實施方式)
[0029]圖1是表示半導體裝置的結(jié)構(gòu)例的圖。圖1 (A)為俯視圖，圖1⑶為圖1 (A)中的線段A1-B1間的剖視圖。圖1所示的半導體裝置為扇入(fan in)型半導體裝置，具備支撐基板1、粘接劑層2、具有經(jīng)積層的多個半導體芯片的芯片積層體3、密封樹脂層4、凸塊層5、密封樹脂層6以及凸塊層7。另外，圖1中，作為一例，以支撐基板1位于下側(cè)、凸塊層7位于上側(cè)的方式圖示，但半導體裝置的上下方向也可以顛倒。而且，凸塊層5及凸塊層7的數(shù)量并不限定于圖1所示的數(shù)量。
[0030]支撐基板1是供芯片積層體3搭載的基板。支撐基板1由例如金屬材料、硅等半導體材料、樹脂材料、陶瓷材料等構(gòu)成。作為支撐基板1，也可以使用例如引線框架。作為引線框架，可以使用例如含有42合金等鐵及鎳的合金材料的引線框架。另外，也可以未必設置支撐基板1。
[0031]粘接劑層2設置在支撐基板1上。粘接劑層2具有將支撐基板1與芯片積層體3粘接的功能。作為粘接劑層2，可以使用例如聚酰亞胺等樹脂膜。
[0032]芯片積層體3隔著粘接劑層2設置在支撐基板1上。芯片積層體3具有積層在支撐基板1上的半導體芯片31a、半導體芯片31b、半導體芯片31c以及半導體芯片31d。另夕卜，半導體芯片的種類并不限定于半導體芯片31a至半導體芯片31d。
[0033]半導體芯片31a設置在粘接劑層2上。例如，半導體芯片31a的上表面具有連接墊。另外，也可以在半導體芯片31a中設置從半導體芯片31a的一面向另一面貫通的TSV等的貫通電極。
[0034]例如多個半導體芯片31b積層設置在半導體芯片31a上。半導體芯片31b的積層數(shù)并不限定于圖1所示的積層數(shù)。最下層的半導體芯片31b隔著凸塊32及粘接層33積層在半導體芯片31a上，且經(jīng)由凸塊32電連接于半導體芯片31a。而且，多個半導體芯片31b隔著凸塊32及粘接層33相互積層。
[0035]粘接層33具有作為用以維持半導體芯片31a至半導體芯片31c的間隔的間隔件的功能。作為粘接層33，可以使用例如熱固性樹脂等。另外，也可以使用NCF(Non-Conductive Film，非導電膜)等絕緣性粘接材料代替粘接層33，將半導體芯片31a至半導體芯片31c之間密封。NCF等絕緣性粘接材料具有密封與粘接兩個功能，因此無需底部填充樹脂。
[0036]多個半導體芯片31b具有從半導體芯片31b的一面向另一面貫通的TSV等的貫通電極311，且經(jīng)由貫通電極311及凸塊32而相互電連接。例如，半導體芯片31b的上表面(一面)及下表面(另一面)具有連接墊。在半導體芯片31a的一面與半導體芯片31b的另一面的連接墊之間、以及多個半導體芯片31b的連接墊之間設置凸塊32。作為貫通電極311，可以使用例如鎳、銅、銀、金等單質(zhì)或合金。這樣一來，通過使用TSV方式的積層結(jié)構(gòu)的芯片積層體3，能夠減小芯片面積，且能夠增加連接端子數(shù)，因此能夠抑制連接不良等。
[0037]半導體芯片31c具有從半導體芯片31c的一面向另一面貫通的TSV等的貫通電極311。半導體芯片31c的另一面隔著凸塊32及粘接層33積層在半導體芯片31b上，且經(jīng)由凸塊32及貫通電極311而電連接于半導體芯片31b。半導體芯片31c的上表面(一面)具有配線層34。配線層34是用于重新配置半導體芯片31a的配線的配線層(也稱為再配線層)。配線層34具有至少包含連接配線34a的多個連接配線、及絕緣層34b。連接配線34a電連接于半導體芯片31c的貫通電極311。在配線層34上設置電極墊35。
[0038]作為半導體芯片31a至半導體芯片31c，可以使用例如存儲器芯片等。作為存儲器芯片，可以使用例如NAND型閃速存儲器等存儲元件。另外，也可以在存儲器芯片中設置解碼器等電路。
[0039]半導體芯片31d積層在配線層34上，且經(jīng)由連接配線34a電連接于半導體芯片31c。作為連接配線34a及電極墊35，可以使用例如銅、鈦、氮化鈦、鉻、鎳、金或鈀等的單層或積層。
[0040]作為半導體芯片31d，可以使用例如接口芯片或控制器芯片。例如，在半導體芯片31a至半導體芯片31c為存儲器芯片的情況下，可以使用控制器芯片作為半導體芯片31d，利用控制器芯片來控制對存儲器芯片的寫入及讀出。另外，半導體芯片31d優(yōu)選為小于半導體芯片31a至半導體芯片31c。
[0041]密封樹脂層4至少密封半導體芯片31a至半導體芯片31d之間。此時，也能以覆蓋半導體芯片31a至半導體芯片31d的側(cè)面的方式設置密封樹脂層4。作為密封樹脂層4，可以使用例如底部填充樹脂等。
[0042]凸塊層5以突出在芯片積層體3的電極墊35上的方式設置，且經(jīng)由例如配線層34的除連接配線34a以外的連接配線而電連接于半導體芯片31c。
[0043]凸塊層5可以使用例如錫-銀系、錫-銀-銅系的無鉛焊料。作為凸塊層5，也可以使用例如銅、鈦、氮化鈦、鉻、鎳、金或鈀等的單層或積層。圖1中，對凸塊層5為焊球的情況進行說明。而且，也可以將電極墊35視為凸塊層5的一部分。
[0044]密封樹脂層6將芯片積層體3密封。另外，也能以覆蓋支撐基板1的側(cè)面的方式設置密封樹脂層6。而且，通過使支撐基板1的芯片積層體3形成面的相反面露出，能夠提高散熱性。并不限定于此，也可以為所述相反面被密封樹脂