集成電路結構的制作方法
【技術領域】
[0001 ]本發(fā)明涉及一種集成電路結構，尤指一種可有效整合具有不同高度的標準元件
(standard cell)的集成電路結構。
【背景技術】
[0002]半導體集成電路是現(xiàn)代化信息社會最重要的硬件基礎之一，如何提高集成電路的集成度，讓集成電路的布局面積能夠更有效率地被運用，也成為現(xiàn)代半導體工業(yè)的研發(fā)重點。
[0003]—般來說，功能復雜的集成電路是由一群具有基本功能的標準元件組合而成的。舉例來說，數(shù)字集成電路中常會以各種邏輯門（像是與門（AND gate)、或門（OR gate)、非門（NOR gate)、反相器（inverter)等等）、觸發(fā)器（flip-flop)、加法器（adder)、計數(shù)器(counter)等基本的電路單元或標準元件來組合出集成電路的整體功能。在實現(xiàn)特定功能的集成電路時，先選擇所需的標準元件，之后規(guī)劃半導體集成電路的布局設計。而為了便利集成電路的布局設計，半導體業(yè)者會將常用的電路單元或標準元件及其對應的布局設計建立為一計算機的標準元件數(shù)據庫（standard cell library)。是以在設計集成電路時，設計者可先依集成電路的功能在標準元件數(shù)據庫中選定其所需的標準元件，再由標準元件數(shù)據庫中將這些標準元件所對應的布局設計加以排列組合，并置入自動布局布線（automaticplacement and routing,以下簡稱為APR)區(qū)塊（block),而后建立其間的連線，完成集成電路整體的布局設計。
[0004]另外，為了容納不同的驅動能力（driving capabilities),已知的標準元件數(shù)據庫所包含的標準元件可具有不同的元件高度（cell height)。在此，所謂的「元件高度」是指該標準元件的布局圖案需要占用的軌（track)數(shù)量，所謂的「軌」則是指一個接點間距(contact pitch)。舉例來說，一個六軌的標準元件即表示該標準元件的中的一晶體管的通道寬度（channel width)為六個接點間距。一般說來，驅動能力較高的標準元件需要較大的通道寬度，即較高的元件高度。反之，驅動能力較低的標準元件需求的元件高度較低。當這些元件高度不同的標準元件置入APR區(qū)塊時，除了驅動能力的考量之外，尚有低漏電（lowLeakage)及低耗能（low power)的考量。因此，單一的APR區(qū)塊內可能混有較高元件高度的標準元件與較低元件高度的標準元件，或者必須將元件高度不同的標準元件放置于不同的APR區(qū)塊。
[0005]然而，由于元件高度較高的標準元件需要較大的面積來置放或鋪設，元件高度較小的標準元件則需要較小的面積來置放或鋪設，因此將大大大小多種元件高度的標準元件混合置放常會犧牲晶片珍貴的面積，并且增加布局設計與工藝的復雜度。但是，若將元件高度不同的標準元件分別放置于不同的APR區(qū)塊，則是將「高速」與「低耗電」的不同屬性分開，違背了集成電路整合的目的，且降低了晶片空間整合效率。此外，將元件高度不同的標準元件分別放置在不同的APR區(qū)塊時，因為不同的APR區(qū)塊之間需要建立額外的連線，所以產生了更多的可制造性設計（design for manufacturing)問題。
[0006]因此，目前仍然需要一種可整合具有不同元件高度的標準元件，且同時滿足高速度、低耗能、高空間利用效率等要求的集成電路結構。
【發(fā)明內容】
[0007]因此，本發(fā)明的一目的即在于提供一種同時滿足高速度、低耗能、高空間利用效率，且可整合具有不同元件高度的標準元件的集成電路結構。
[0008]根據本發(fā)明的一個方面，提供一種由兩種元件高度的標準元件組成的集成電路結構，該集成電路結構包含至少一第一標準元件以及至少一第二標準元件。該第一標準元件包含一第一元件高度，該第二標準元件包含一第二元件高度，且該第二元件高度為該第一元件高度的一半。該第一標準元件包含至少一個以上的第一摻雜區(qū)與多個第二摻雜區(qū)，該第一摻雜區(qū)設置于該第一標準元件的中央，這些第二摻雜區(qū)設置于該第一標準元件的上下兩端。該第一摻雜區(qū)包含一第一導電類型，這些第二摻雜區(qū)包含一第二導電類型，且該第一導電類型與該第二導電類型彼此互補（complementary)。
[0009]根據本發(fā)明的另一方面，還提供一種由兩種元件高度的標準元件組成的集成電路結構，該集成電路結構包含至少一第一標準元件、至少一第二標準元件以及一延伸經過該第一標準元件的中央的第一導線。該第一標準元件包含一第一元件高度，該第二標準元件包含一第二元件高度，且該第二元件高度為該第一元件高度的一半。該第一標準元件包含多個第一摻雜區(qū)與至少一個以上的第二摻雜區(qū)，該第一摻雜區(qū)包含一第一導電類型，該第二摻雜區(qū)包含一第二導電類型，且該第一導電類型與該第二導電類型彼此互補。更重要的是，該第一摻雜區(qū)是分別排列的且彼此分離于該第一導線的兩側。
[0010]根據本發(fā)明所提供的集成電路結構，是由兩種具有不同元件高度的標準元件組合，由于第二標準元件的第二高度為第一標準元件的第一元件高度的一半，因此本發(fā)明所提供的集成電路結構可視為僅由一倍（IX)與二倍（2X)兩種高度的不同標準元件排列組合而成，故可簡化集成電路結構的設計以及后續(xù)的工藝，并且大幅增加布局面積的使用效率、避免布局面積的浪費。更重要的是，本發(fā)明所提供的集成電路結構中，不同元件高度的標準元件可用于不同的考量：二倍高度的標準元件可作為驅動能力需求高的高速元件，而一倍高度的標準元件則符合低功耗與低漏電等要求。是以，本發(fā)明所提供的集成電路結構可通過上述兩者的組合而更符合高速度、低功耗等集成電路的整合要求。
【附圖說明】
[0011]圖1至圖4為本發(fā)明所提供的一集成電路結構的第一優(yōu)選實施例的示意圖。
[0012]圖1與圖5為本發(fā)明所提供的一集成電路結構的第二優(yōu)選實施例的示意圖。
[0013]圖6為本發(fā)明所提供的一集成電路結構的第二優(yōu)選實施例的變化型的示意圖。
[0014]圖1、圖7與圖8,為本發(fā)明所提供的一集成電路結構的第三優(yōu)選實施例的示意圖。
[0015]圖1、圖4與圖9A至圖11為本發(fā)明所提供的集成電路結構的一第四優(yōu)選實施例的示意圖。
[0016]附圖符號說明
[〇〇17]1集成電路結構
[0018]10自動布局布線區(qū)塊
[0019]100、300第一標準元件
[0020]102U02a,302第一摻雜區(qū)
[0021]102p第一摻雜區(qū)突出部
[0022]104、104a、304第二摻雜區(qū)
[0023]104p第二摻雜區(qū)突出部
[0024]106>306第一柵極電極
[0025]106d,306d虛置柵極
[0026]108柵極連接層
[0027]110第一導線
[0028]112第二導線
[0029]114連接層
[0030]116電源接點
[0031]200、400第二標準元件
[0032]202、402第三摻雜區(qū)
[0033]204,404第四摻雜區(qū)
[0034]206、406第二柵極電極
[0035]206d,406d虛置柵極
[0036]208、408柵極連接層
[0037]214連接層
[0038]A橫向中央軸
[0039]B1、B2多晶硅轉角
[0040]dl、dr、dl”第一摻雜區(qū)的長度
[0041]d2、d2’第二摻雜區(qū)的長度
[0042]d3第三摻雜區(qū)的長度
[0043]d4第四摻雜區(qū)的長度
[0044]H1第一標準元件高度
[0045]H2第二標準元件高度
【具體實施方式】
[0046]請參考圖1至圖4，圖1至圖4為本發(fā)明所提供的一集成電路結構的第一優(yōu)選實施例的示意圖。請先參考圖1，本優(yōu)選實施例所提供的集成電路結構1包含至少一個APR區(qū)塊10，且APR區(qū)塊10中包含多個第一標準元件100與多個第二標準元件200。更重要的是，第一標準元件100與第二標準元件200具有不同的元件高度。因此本優(yōu)選實施例所提供的集成電路結構1如圖1所示，是由兩種元件高度不同的標準元件100、200組合而成。首先須知的是，集成電路布局常以各種標準元件，像是反向器(INV)、二端點與門(2-1nput ANDgate，AND2)、二端點或非門(2-1nput NOR gate，以下簡稱為N0R2)、四端點或-與反向器(4-1nput OR-AND inverter, 0AI4)與 D 型觸發(fā)器(D flip-flop, DFF)等標準元件排列組合而成，因此，本優(yōu)選實施例接下來以一 N0R2標準元件進行說明，但本領域技術人員應知本發(fā)明并不限于此。
[0047]請參考圖2與圖3。如前所述，本優(yōu)選實施例所提供的第一標準元件100與第二標準元件200可以都是N0R2元件，但不限于此。第一標準元件100具有一第一