靜電放電保護(hù)元件的模擬等效電路及其模擬方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明實(shí)施例是有關(guān)于一種模擬等效電路及其模擬方法，且特別是有關(guān)于一種靜電放電保護(hù)元件的模擬等效電路及其模擬方法。
【背景技術(shù)】
[0002]在集成電路的設(shè)計(jì)領(lǐng)域中，為了提供晶片傳送或接收輸入或輸出電壓，會(huì)在晶片中配置多個(gè)的電源輸入介面或電源輸出介面。并且，為防止靜電放電現(xiàn)象所產(chǎn)生的大電流通過(guò)電源輸入或電源輸出介面所連接的焊墊來(lái)傳送至晶片內(nèi)部，在電源輸入或輸出介面所連接的焊墊附近，通常會(huì)配置靜電放電保護(hù)電路以防止大電流傳送至晶片內(nèi)部。
[0003]—般而言，集成電路的設(shè)計(jì)會(huì)通過(guò)電路模擬軟件來(lái)進(jìn)行，并且同時(shí)模擬集成電路的電氣特性，亦即可正確模擬例如電路中的各個(gè)節(jié)點(diǎn)的電壓及電流變化。然而，由于模擬軟件無(wú)法正確模擬靜電放電保護(hù)電路中的靜電放電保護(hù)元件，因此集成電路中的靜電放電保護(hù)電路通常是在集成電路制作完成后才進(jìn)行特性量測(cè)。但是，上述量測(cè)動(dòng)作會(huì)浪費(fèi)大量人力，并且在靜電放電保護(hù)電路或元件有缺陷的情況下，會(huì)造成電路設(shè)計(jì)的成本。因此，如何通過(guò)電路模擬軟件正確模擬靜電放電保護(hù)電路中的靜電放電保護(hù)元件，則成為進(jìn)行集成電路設(shè)計(jì)的一個(gè)問(wèn)題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供一種靜電放電保護(hù)元件的模擬等效電路及其模擬方法，可通過(guò)電路模擬軟件正確模擬靜電保護(hù)電路中的靜電放電保護(hù)元件。
[0005]本發(fā)明一實(shí)施例的靜電放電保護(hù)元件的模擬等效電路，其中模擬等效電路包括一M0S晶體管、一雙載子接面晶體管、一第一電壓電路、一第二電壓電路及一第一電流電路。M0S晶體管具有一等效漏極、一等效柵極、一等效源極及一等效襯底，其中等效源極耦接等效源極接腳。雙載子接面晶體管具有一等效集極、一等效射極及一等效基極，其中等效集極耦接等效漏極，等效射極耦接等效源極，等效基極耦接等效襯底。第一電壓電路耦接于等效漏極接腳、等效源極接腳與等效漏極之間，用以提供一等效漏極電壓至等效漏極。第二電壓電路耦接于等效柵極接腳、等效源極接腳與等效柵極之間，用以提供一等效柵極電壓至等效柵極。第一電流電路耦接于等效漏極、等效襯底接腳與等效襯底之間，用以提供一等效襯底電流至等效襯底。
[0006]本發(fā)明實(shí)施例提供一種模擬靜電放電保護(hù)元件的方法，模擬方法包括下列步驟。提供具有一等效漏極、一等效柵極、一等效源極及一等效襯底的一 M0S晶體管，并且使等效源極耦接等效源極接腳。提供具有一等效集極、一等效射極及一等效基極的一雙載子接面晶體管，并且使等效集極耦接等效漏極，使等效射極耦接等效源極，使等效基極耦接等效襯底。提供一第一電壓電路，并且使第一電壓電路耦接于等效漏極接腳、等效源極接腳與等效漏極之間，其中第一電壓電路提供一等效漏極電壓至等效漏極。提供一第二電壓電路，并且使第二電壓電路耦接于等效柵極接腳、等效源極接腳與等效柵極之間，其中第二電壓電路提供一等效柵極電壓至等效柵極。提供一第一電流電路，并且使第一電流電路耦接于等效漏極、等效襯底接腳與等效襯底之間，其中第一電流電路提供一等效襯底電流至等效襯底。
[0007]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0008]圖1為依據(jù)本發(fā)明一實(shí)施例的靜電放電保護(hù)元件的模擬等效電路的電路示意圖。
[0009]圖2A及圖2B為依據(jù)本發(fā)明一實(shí)施例的觸發(fā)電壓及維持電壓的對(duì)照示意圖。
[0010]圖3為依據(jù)本發(fā)明一實(shí)施例的靜電放電保護(hù)元件的模擬方法的流程圖。
[0011]附圖符號(hào)說(shuō)明:
[0012]100:模擬等效電路
[0013]110:第一電壓電路
[0014]120:第二電壓電路
[0015]130:第一電流電路
[0016]210、230:曲線
[0017]220、240:量測(cè)點(diǎn)
[0018]D1: 二極管
[0019]IEB:等效襯底電流
[0020]Ml:N 型 MOS 晶體管
[0021]Q1:NPN雙載子晶體管
[0022]R1 ?R7:電阻
[0023]SB:等效襯底接腳
[0024]SD:等效漏極接腳
[0025]SG:等效柵極接腳
[0026]SS:等效源極接腳
[0027]VEB:等效襯底電壓
[0028]VED:等效漏極電壓
[0029]VEG:等效柵極電壓
[0030]S310、S320、S330、S340、S350:步驟
【具體實(shí)施方式】
[0031]圖1為依據(jù)本發(fā)明一實(shí)施例的靜電放電保護(hù)元件的模擬等效電路100的電路示意圖。請(qǐng)參照?qǐng)D1，在本實(shí)施例中，用以模擬靜電放電保護(hù)元件的模擬等效電路100設(shè)定為具有一等效漏極接腳SD、一等效柵極接腳SG、一等效源極接腳SS及一等效襯底(bulk，體極)接腳SB的開(kāi)關(guān)元件，其中上述靜電放電保護(hù)元件例如是柵極接地NN0S晶體管(gate-grounded NMOS, GGNMOS)、柵極電阻接地NNOS晶體管(GRNM0S)、使用RC反相器的NM0S晶體管(RC-1nverter NM0S)或是其他M0S晶體管，并且等效漏極接腳SD可用以接收模擬用的漏極電壓，等效柵極接腳SG可用以接收模擬用的柵極電壓，等效源極接腳SS可用以接收模擬用的源極電壓，等效襯底接腳SB可用以接收模擬用的襯底電壓。并且，模擬等效電路100可建立于電路模擬軟件中，以對(duì)靜電放電保護(hù)元件進(jìn)行電路模擬，其中電路模擬軟件例如為集成電路模擬軟件(Simulat1n Program with Integrated CircuitEmphasis, SPICE)。在本實(shí)施例中，是以新思科技(Synopsys)所提供的集成電路模擬軟件(HSPICE)來(lái)建立模擬等效電路100，但不以此為限，任何可提供相關(guān)功能的集成電路模擬軟件均可應(yīng)用在本案中。在本實(shí)施例中，靜電放電保護(hù)元件的模擬等效電路100還包括N型M0S晶體管Ml、NPN雙載子(接面)晶體管Q1、第一電壓電路110、第二電壓電路120及第一電流電路130。
[0032]晶體管Ml具有漏極(對(duì)應(yīng)等效漏極)、柵極(對(duì)應(yīng)等效柵極)、源極(對(duì)應(yīng)等效源極)及襯底(對(duì)應(yīng)等效襯底)，其中晶體管Ml的源極耦接等效源極接腳SS。晶體管Q1具有集極(對(duì)應(yīng)等效集極)、射極(對(duì)應(yīng)等效射極)及基極(對(duì)應(yīng)等效基極)，其中晶體管Q1的集極耦接晶體管Ml的漏極，晶體管Q1的射極耦接晶體管Ml的源極，晶體管Q1的基極耦接晶體管Ml的襯底。
[0033]第一電壓電路110耦接于等效漏極接腳SD、等效源極接腳SS與晶體管Ml的漏極之間，用以提供等效漏極電壓VED至晶體管Ml的漏極。第二電壓電路120耦接于等效柵極接腳SG、等效源極接腳SS與晶體管Ml的柵極之間，用以提供等效柵極電壓VEG至晶體管Ml的柵極。第一電流電路130耦接于晶體管Ml的漏極、等效襯底接腳SB與晶體管Ml的襯底之間，用以提供等效襯底電流IEB及等效襯底電壓VEB至晶體管Ml的襯底。
[0034]在本發(fā)明的一實(shí)施例中，第一電壓電路110包括電阻R1?R3 (對(duì)應(yīng)第一電阻至第三電阻)。電阻R1的第一端耦接等效漏極接腳SD。電阻R2耦接于電阻R1的第二端與等效源極接腳SS之間。電阻R3耦接于電阻R1的第二端與晶體管Ml的漏極之間。其中，電阻R1?R3可用以控制等效漏極電壓VED，并且電阻R3可設(shè)定模擬等效電路100的觸發(fā)電壓(trigger voltage)以符合對(duì)應(yīng)的等效柵極電壓VEG，亦即可通過(guò)增加電阻R3降低模擬等效電路100的觸發(fā)電壓，進(jìn)而可控制模擬等效電路100的驟回曲線特性(snapback curvebehav1r)。
[0035]第二電壓電路120包括電阻R4及R5 (對(duì)應(yīng)第四電阻及第五電阻)。電阻R4耦接于等效柵極接腳SG與晶體管Ml的柵極之間。電阻R5耦接于晶體管Ml的柵極與等效源極接腳SS之間。其中，電阻R4、R5可用以控制等效柵極電壓VEG。在一實(shí)施例中，可使用電阻R4、R5比為9:1的關(guān)系以得到等效柵極電壓VEG。例如，當(dāng)?shù)刃艠O接腳SG上的電壓(VSG)為IV時(shí)，則等效柵極電壓VEG為0.1V(VEG = VSG* (R5/(R4+R5)))。因此，可通過(guò)設(shè)計(jì)不同的電阻R4、R5以控制等效柵極電壓VEG。
[0036]第一電流電路130包括二極管D1、電阻R6及R7 (對(duì)應(yīng)第六電阻及第七電阻)。二極管D1的陽(yáng)極耦接晶體管Ml的漏極。電阻R6耦接于二極管D1的陰極與晶體管Ml的襯底之間。電阻R7耦接于晶體管Ml的襯底與等效襯底接腳SB之間。其中，二極管D1、電阻R6、R7可用以控制等效襯底電流IEB及等效襯底電壓VEB。
[0037]依據(jù)上述，當(dāng)例如由正電荷所引發(fā)的靜電放電現(xiàn)象發(fā)生于等效漏極接腳SD，且晶體管Ml及Q1為不導(dǎo)通時(shí)，正電荷可經(jīng)由電阻R1及R3及第一電流電路130流向等效襯底接腳SB，此時(shí)等效襯底電壓VEB可上升。當(dāng)?shù)刃бr底電壓VEB上升至高于晶體管Q1的臨界值時(shí)，晶體管Q1可導(dǎo)通，亦即靜電放電保護(hù)元件被觸發(fā)，以此可實(shí)現(xiàn)靜電放電保護(hù)元件的基本驟回曲線。<