記憶元件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，特別是涉及一種記憶元件及其制造方法。
【背景技術(shù)】
[0002]隨著科技日新月異，電子元件的進(jìn)步增加了對(duì)更大儲(chǔ)存能力的需要。為了增加儲(chǔ)存能力，記憶元件變得更小而且集成度更高。因此，三維記憶元件已逐漸受到業(yè)界的高度關(guān)注。
[0003]然而，隨著三維記憶元件的集成度提高，由于高高寬比(High aspect rat1)與復(fù)合膜堆疊(Complex film stack)所導(dǎo)致垂直柵極(Vertical gate)工藝上的缺陷也隨之增力口。上述缺陷包括位元線通道的彎曲(BL channel bending)與字元線橋接(WL bridge)的現(xiàn)象等等。因此，如何發(fā)展出一種高集成度的記憶元件及其制造方法，以避免位元線通道的彎曲與字元線橋接的現(xiàn)象已成為當(dāng)前業(yè)界重要的研發(fā)課題之一。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于，提供一種新的記憶元件及其制造方法，所要解決的技術(shù)問(wèn)題是使其可以解決垂直柵極工藝上位元線通道的彎曲與字元線橋接的問(wèn)題。
[0005]本發(fā)明的另一目的在于，提供一種新的記憶元件及其制造方法，所要解決的技術(shù)問(wèn)題是使其可以應(yīng)用在電荷捕捉記憶體(Charge trapping memory)、非揮發(fā)記憶體(Non-volatile memory)以及嵌入式記憶體(Embedded memory)。
[0006]本發(fā)明的目的及解決其技術(shù)問(wèn)題是采用以下技術(shù)方案來(lái)實(shí)現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶元件，包括多個(gè)柵極柱結(jié)構(gòu)與多個(gè)介電柱沿著相同方向交替設(shè)置，且埋入于堆疊層中，將堆疊層分隔成多個(gè)堆疊結(jié)構(gòu)。
[0007]本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0008]前述的記憶元件，還包括基底、多個(gè)字元線、多個(gè)隔離結(jié)構(gòu)以及上述堆疊結(jié)構(gòu)。其中，基底具有多個(gè)第一區(qū)與多個(gè)第二區(qū)，該些第一區(qū)與該些第二區(qū)沿著第一方向相互交替。多個(gè)字元線位于基底上，每一字元線沿著第一方向延伸，且橫越該些第一區(qū)與該些第二區(qū)。多個(gè)隔離結(jié)構(gòu)位于相鄰兩個(gè)字元線之間的基底上，每一隔離結(jié)構(gòu)沿著第一方向延伸，且橫越該些第一區(qū)與該些第二區(qū)。堆疊結(jié)構(gòu)是位于第二區(qū)的該些字元線與該些隔離結(jié)構(gòu)上，每一堆疊結(jié)構(gòu)沿著第二方向延伸，且橫越該些字元線與該些隔離結(jié)構(gòu)。該些柵極柱結(jié)構(gòu)是位于第一區(qū)內(nèi)，每一柵極柱結(jié)構(gòu)沿著第三方向延伸。每一柵極柱結(jié)構(gòu)包括導(dǎo)體柱與電荷儲(chǔ)存層。每一導(dǎo)體柱的底部與所對(duì)應(yīng)的字元線電性連接。每一電荷儲(chǔ)存層位于所對(duì)應(yīng)的導(dǎo)體柱周圍，以電性隔離所對(duì)應(yīng)的堆疊結(jié)構(gòu)以及導(dǎo)體柱。其中第一方向與第二方向不同，且與第三方向不同。該些介電柱是位于第一區(qū)中的隔離結(jié)構(gòu)上。該些介電柱沿著第三方向延伸且與該些柵極柱結(jié)構(gòu)沿著第二方向相互交替，以電性隔離柵極柱結(jié)構(gòu)與堆疊結(jié)構(gòu)。
[0009]前述的記憶元件，其中相鄰兩個(gè)第一區(qū)的柵極柱結(jié)構(gòu)及介電柱之間的第二區(qū)的堆疊結(jié)構(gòu)的側(cè)壁的形狀包括鋸齒狀或波浪狀。
[0010]前述的記憶元件，其中每一堆疊結(jié)構(gòu)包括多個(gè)絕緣層與多個(gè)導(dǎo)體層，其中該些絕緣層與該些導(dǎo)體層沿著第三方向交互堆疊。
[0011]前述的記憶元件，其中每一堆疊結(jié)構(gòu)兩側(cè)的該些柵極柱結(jié)構(gòu)構(gòu)成為雙柵極(DualGate)結(jié)構(gòu)。
[0012]本發(fā)明的目的及解決其技術(shù)問(wèn)題還采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的制造方法，其步驟如下:提供基底，該基底具有多個(gè)第一區(qū)與多個(gè)第二區(qū)。該些第一區(qū)與該些第二區(qū)沿著第一方向相互交替。在基底上形成多個(gè)字元線。每一字元線沿著第一方向延伸，且橫越該些第一區(qū)與該些第二區(qū)。在每一字元線之間的基底上形成隔離結(jié)構(gòu)。每一隔離結(jié)構(gòu)沿著第一方向延伸，且橫越該些第一區(qū)與該些第二區(qū)。其中該些字元線與該些隔離結(jié)構(gòu)沿著第二方向相互交替。在基底上形成堆疊層。在第一區(qū)的字元線上的堆疊層中形成多個(gè)第一孔洞，以暴露字元線的頂面。在每一第一孔洞中形成柵極柱結(jié)構(gòu)。每一柵極柱結(jié)構(gòu)沿著第三方向延伸。每一柵極柱結(jié)構(gòu)包括導(dǎo)體柱與電荷儲(chǔ)存層。每一導(dǎo)體柱的底部與所對(duì)應(yīng)的字元線電性連接。每一電荷儲(chǔ)存層位于所對(duì)應(yīng)的導(dǎo)體柱周圍，以電性隔離所對(duì)應(yīng)的堆疊層以及導(dǎo)體柱。上述第一方向與第二方向不同，且與第三方向不同。在第一區(qū)的隔離結(jié)構(gòu)上的堆疊層中形成多個(gè)第二孔洞，以暴露出隔離結(jié)構(gòu)的頂面。該些第二孔洞與該些柵極柱結(jié)構(gòu)沿著第二方向相互交替。每一第二孔洞與其相鄰的柵極柱結(jié)構(gòu)互相接觸，使得堆疊層在第二區(qū)中形成多個(gè)堆疊結(jié)構(gòu)。上述堆疊結(jié)構(gòu)沿著第二方向延伸。在每一第二孔洞中形成介電柱。上述介電柱沿著第三方向延伸，且該些介電柱與該些柵極柱結(jié)構(gòu)沿著第二方向相互交替，以電性隔離柵極柱結(jié)構(gòu)與堆疊結(jié)構(gòu)。
[0013]本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0014]前述的記憶元件的制造方法，其中在每一第一孔洞中形成所對(duì)應(yīng)的柵極柱結(jié)構(gòu)的步驟如下:在基底上形成電荷儲(chǔ)存材料層。電荷儲(chǔ)存材料層覆蓋堆疊層的頂面、第一孔洞的側(cè)壁以及字元線的頂面。進(jìn)行非等向性蝕刻工藝，移除部分電荷儲(chǔ)存材料層，以暴露堆疊層與字元線的頂面，以在每一第一孔洞的側(cè)壁上形成電荷儲(chǔ)存層。之后，在每一第一孔洞中形成導(dǎo)體柱，使得每一電荷儲(chǔ)存層位于所對(duì)應(yīng)的導(dǎo)體柱周圍。
[0015]前述的記憶元件的制造方法，其中在每一第二孔洞中形成所對(duì)應(yīng)的介電柱的步驟如下:在基底上形成介電材料層。上述介電材料層填入第二孔洞中。之后，對(duì)介電材料層進(jìn)行平坦化工藝，以暴露出柵極柱結(jié)構(gòu)與堆疊結(jié)構(gòu)的頂面。
[0016]前述的記憶元件的制造方法，其中每一堆疊結(jié)構(gòu)包括多個(gè)絕緣層與多個(gè)導(dǎo)體層。該些絕緣層與該些導(dǎo)體層沿著第三方向交互堆疊。
[0017]本發(fā)明的目的及解決其技術(shù)問(wèn)題另外再采用以下技術(shù)方案來(lái)實(shí)現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的制造方法，包括在基底上形成堆疊層，將多個(gè)柵極柱結(jié)構(gòu)與多個(gè)介電柱埋入于堆疊層中。該些柵極柱結(jié)構(gòu)與該些介電柱沿著相同方向交替設(shè)置，將堆疊層分隔成多個(gè)堆疊結(jié)構(gòu)。
[0018]本發(fā)明的目的及解決其技術(shù)問(wèn)題還可采用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
[0019]前述的記憶元件的制造方法，其中將多個(gè)柵極柱結(jié)構(gòu)與多個(gè)介電柱埋入于該堆疊層中的步驟如下:在堆疊層中形成多個(gè)第一孔洞。在第一孔洞中形成柵極柱結(jié)構(gòu)。在堆疊層中形成多個(gè)第二孔洞，其中該些第二孔洞與該些柵極柱結(jié)構(gòu)沿著一相同方向互相交替。在第二孔洞中形成介電柱。
[0020]前述的記憶元件的制造方法，其中在第一孔洞中形成柵極柱結(jié)構(gòu)的步驟包括:在每一第一孔洞中形成電荷儲(chǔ)存層；以及在每一第一孔洞中形成導(dǎo)體柱，使該電荷儲(chǔ)存層位于該導(dǎo)體柱周圍。
[0021]本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。借由上述技術(shù)方案，本發(fā)明記憶元件及其制造方法至少具有下列優(yōu)點(diǎn)及有益效果:本發(fā)明利用個(gè)別的蝕刻工藝與沉積工藝，在堆疊層中嵌入多個(gè)柵極柱結(jié)構(gòu)與多個(gè)介電柱，使得堆疊層被分隔成多個(gè)堆疊結(jié)構(gòu)(例如是做為位元線)。因此，本發(fā)明的記憶元件及其制造方法可避免位元線通道的彎曲與字元線橋接的問(wèn)題，提升產(chǎn)品的可靠度。
[0022]上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0023]圖1A至圖1E是依照本發(fā)明實(shí)施例所繪示的記憶元件的制造流程的俯視示意圖。
[0024]圖2A至圖2E分別是沿圖1A至圖1E的A_A線的剖面示意圖。
[0025]10,20:孔洞100:基底
[0026]102:隔離層104:字元線
[0027]105:隔離結(jié)構(gòu)106:堆疊層
[0028]106a、114b:導(dǎo)體層106b、114a:絕緣層
[0029]108:柵極柱結(jié)構(gòu)110:電荷儲(chǔ)存層
[0030]112:導(dǎo)體柱114:堆疊結(jié)構(gòu)
[0031]116:介電柱D1、D2、D3:方向
[0032]R1、R2:區(qū)
【具體實(shí)施方式】
[0033]為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的記憶元件及其制造方法其【具體實(shí)施方式】、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細(xì)說(shuō)明如后。
[0034]圖1A至圖1E是依照本發(fā)明實(shí)施例所繪示的