半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域技術(shù)，特別涉及一種半導(dǎo)體器件的形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，載流子遷移率增強(qiáng)技術(shù)獲得了廣泛的研究和應(yīng)用，提高溝道區(qū)的載流子遷移率能夠增大MOS器件的驅(qū)動(dòng)電流，提高器件的性能。
[0003]現(xiàn)有半導(dǎo)體器件制作工藝中，由于應(yīng)力可以改變硅材料的能隙和載流子遷移率，因此通過應(yīng)力來提高半導(dǎo)體器件的性能成為越來越常用的手段。具體地，通過適當(dāng)控制應(yīng)力，可以提高載流子(NM0S器件中的電子，PMOS器件中的空穴)遷移率，進(jìn)而提高驅(qū)動(dòng)電流，以極大地提高半導(dǎo)體器件的性能。
[0004]目前，采用嵌入式鍺娃(Embedded SiGe)或/和嵌入式碳娃(Embedded SiC)技術(shù)提高溝道區(qū)載流子的遷移率，即在需要形成PMOS區(qū)域的源區(qū)和漏區(qū)的區(qū)域先形成鍺硅材料，然后再進(jìn)行摻雜形成PMOS器件的源區(qū)和漏區(qū)，在NMOS區(qū)域的源區(qū)和漏區(qū)的區(qū)域先形成碳硅材料，然后再進(jìn)行摻雜形成NMOS器件的源區(qū)和漏區(qū)。形成所述鍺硅材料是為了引入硅和鍺硅(SiGe)之間晶格失配形成的壓應(yīng)力，以提高PMOS器件的性能。形成所述碳硅材料是為了引入硅和碳硅(SiC)之間晶格失配形成的拉應(yīng)力，以提高NMOS器件的性能。
[0005]嵌入式鍺硅和嵌入式碳硅技術(shù)的應(yīng)用可以提高半導(dǎo)體器件的載流子遷移率，但是在實(shí)際應(yīng)用中發(fā)現(xiàn)，半導(dǎo)體器件的制作工藝仍存在需要解決的問題，半導(dǎo)體器件的電學(xué)性能有待提聞。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是在提高半導(dǎo)體器件載流子遷移率的同時(shí)，有效緩解半導(dǎo)體器件熱載流子效應(yīng)，優(yōu)化半導(dǎo)體器件的電學(xué)性能。
[0007]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供包括第一區(qū)域和第二區(qū)域的襯底，所述第一區(qū)域襯底表面形成有第一柵極結(jié)構(gòu)，第二區(qū)域襯底表面形成有第二柵極結(jié)構(gòu)，所述第一區(qū)域和第二區(qū)域襯底表面、第一柵極結(jié)構(gòu)表面以及第二柵極結(jié)構(gòu)表面形成有第一掩膜層；刻蝕去除第一柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底形成第一凹槽，且刻蝕后第一區(qū)域剩余的第一掩膜層形成緊挨第一柵極結(jié)構(gòu)側(cè)壁的第一偏移側(cè)墻；在所述第一偏移側(cè)墻下方的襯底內(nèi)形成第一輕摻雜區(qū)；形成填充滿所述第一凹槽的第一應(yīng)力層；形成覆蓋于所述第一應(yīng)力層表面、第一偏移側(cè)墻表面、第一柵極結(jié)構(gòu)表面以及第二區(qū)域第一掩膜層表面的第二掩膜層；刻蝕去除第二柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底形成第二凹槽，且刻蝕后第二區(qū)域剩余的第二掩膜層和第一掩膜層形成緊挨第二柵極結(jié)構(gòu)側(cè)壁的第二偏移側(cè)墻；在所述第二偏移側(cè)墻下方的襯底內(nèi)形成第二輕摻雜區(qū)，且所述第二輕摻雜區(qū)和第一輕摻雜區(qū)的摻雜類型相反；形成填充滿所述第二凹槽的第二應(yīng)力層，且第二應(yīng)力層的應(yīng)力類型與第一應(yīng)力層的應(yīng)力類型相反。
[0008]可選的，采用第一傾斜離子注入工藝形成所述第一輕摻雜區(qū)，采用第二傾斜離子注入工藝形成所述第二輕摻雜區(qū)。
[0009]可選的，所述第一傾斜離子注入工藝或第二傾斜離子注入工藝的注入能量為2kev至 lOOkev。
[0010]可選的，所述第一傾斜離子注入工藝或第二傾斜離子注入工藝的注入角度大于O度小于45度，所述注入角度為第一傾斜離子注入工藝或第二傾斜離子注入工藝的離子束前進(jìn)方向與襯底表面法線之間的夾角。
[0011]可選的，在刻蝕去除位于第一柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底之前，還包括步驟:形成覆蓋于第二區(qū)域第一掩膜層表面的第一光刻膠層。
[0012]可選的，以所述第一光刻膠層為掩膜進(jìn)行第一傾斜離子注入工藝。
[0013]可選的，所述第一傾斜離子注入工藝的注入離子為P型離子，所述P型離子為B、Ga或In，所述第一傾斜離子注入工藝的工藝參數(shù)為:注入離子為B、Ga或In，離子注入能量為2kev至10kev,離子注入劑量為lE13atom/cm2至5E15atom/cm2,注入角度大于O度小于45度。
[0014]可選的，在刻蝕去除位于第二柵極結(jié)構(gòu)兩側(cè)部分厚度的襯底之前，還包括步驟:形成覆蓋于第一區(qū)域第二掩膜層表面的第二光刻膠層。
[0015]可選的，以所述第二光刻膠層為掩膜進(jìn)行第二傾斜離子注入工藝。
[0016]可選的，所述第二傾斜離子注入工藝的注入離子為N型離子，所述N型離子為P、As或Sb，第二傾斜離子注入工藝的工藝參數(shù)為:注入離子為P、As或Sb，離子注入能量為2kev至10kev,離子注入劑量為lE14atom/cm2至5E16atom/cm2,注入角度大于O度小于45度。
[0017]可選的，采用選擇性外延工藝形成所述第一應(yīng)力層或第二應(yīng)力層。
[0018]可選的，所述第一應(yīng)力層或第二應(yīng)力層的材料為SiGe、SiGeB、SiC或SiCP。
[0019]可選的，所述第一應(yīng)力層或第二應(yīng)力層的材料為SiGe時(shí)，SiGe中Ge的質(zhì)量百分比為10%至50% ;所述第一應(yīng)力層或第二應(yīng)力層的材料為SiC時(shí)，SiC中C的質(zhì)量百分比為1%至10%。
[0020]可選的，所述第一應(yīng)力層或第二應(yīng)力層的材料為SiGeB時(shí)，B原子濃度為lE18atom/cm3至3E20atom/cm3 ;所述第一應(yīng)力層或第二應(yīng)力層的材料為SiCP時(shí)，P原子濃度為 lE15atom/cm3 至 5E18atom/cm3。
[0021]可選的，所述第一應(yīng)力層或第二應(yīng)力層的材料為SiGeB，選擇性外延工藝的工藝參數(shù)為:反應(yīng)氣體包括硅源氣體、鍺源氣體、硼源氣體、HCl和H2，硅源氣體為SiH4、SiH2Cl2或Si2H6，鍺源氣體為GeH4，硼源氣體為B2H6，其中，硅源氣體流量為5sccm至500sccm，鍺源氣體流量為5sccm至500sccm,硼源氣體流量為5sccm至500sccm, HCl氣體流量為Isccm至300sccm, H2流量為100sccm至50000sccm，反應(yīng)腔室壓強(qiáng)為0.05托至50托，腔室溫度為400度至900度。
[0022]可選的，在形成第一掩膜層之前，還包括步驟:對所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)進(jìn)行再氧化工藝，在第一柵極結(jié)構(gòu)表面、第二柵極結(jié)構(gòu)表面、以及襯底表面形成氧化層。
[0023]可選的，所述再氧化工藝為爐管工藝，所述爐管工藝的工藝參數(shù)為:反應(yīng)氣體包括
O2,O2流量為100sccm至15000sccm，反應(yīng)腔室溫度為500度至800度。
[0024]可選的，所述第一掩膜層和第二掩膜層的材料為氮化硅或氮氧化硅。
[0025]可選的，形成的半導(dǎo)體器件為平面半導(dǎo)體結(jié)構(gòu)或鰭式場效應(yīng)管。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0027]本發(fā)明實(shí)施例中，在形成第一掩膜層之前,在第一柵極結(jié)構(gòu)側(cè)壁未形成有第一偏移側(cè)墻，直接在襯底和第一柵極結(jié)構(gòu)表面、第二柵極結(jié)構(gòu)表面形成第第一掩膜層，在刻蝕形成第一凹槽后第一區(qū)域剩余的第一掩膜層作為第一偏移側(cè)墻；與現(xiàn)有技術(shù)相比，第一柵極結(jié)構(gòu)側(cè)壁的膜層(所述膜層指第一掩膜層)的厚度小于現(xiàn)有技術(shù)中第一柵極結(jié)構(gòu)側(cè)壁的膜層(所述膜層指第一掩膜層和第一偏移側(cè)墻的疊層結(jié)構(gòu))的厚度，因此與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例形成的第一凹槽與第一柵極結(jié)構(gòu)之間的距離更短，使得形成的第一應(yīng)力層與第一柵極結(jié)構(gòu)之間的距離也變短，從而提高第一應(yīng)力層的應(yīng)力作用，提高半導(dǎo)體器件的載流子遷移率。同樣的，在形成第二凹槽之前，在第二柵極結(jié)構(gòu)側(cè)壁未形成第二偏移側(cè)墻，提高第二應(yīng)力層的應(yīng)力作用，提高半導(dǎo)體器件的載流子遷移率。
[0028]同時(shí)，由于本發(fā)明實(shí)施例中第一凹槽與第一柵極結(jié)構(gòu)之間的距離較短，若在形成第一凹槽之前形成第一輕摻雜區(qū)，則第一輕摻雜區(qū)容易被刻蝕去除；而本發(fā)明實(shí)施例在形成第一凹槽之后，在第一偏移側(cè)墻下方的襯底內(nèi)形成第一輕摻雜區(qū)，避免形成第一凹槽的工藝對第一輕摻雜區(qū)造成刻蝕的問題，使得第一輕摻雜區(qū)能有效的緩解熱載流子效應(yīng)；同樣的本發(fā)明實(shí)施例形成的第二摻雜區(qū)也能有效的起到緩解熱載流子效應(yīng)的作用，優(yōu)化半導(dǎo)體器件的電學(xué)性能。
[0029]進(jìn)一步，本發(fā)明實(shí)施例中，采用第一傾斜離子注入工藝形成所述第一輕摻雜區(qū)，采用第二傾斜離子注入工藝形成所述第二輕摻雜區(qū)，并且，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例中第一傾斜離子注入工藝和第二傾斜離子注入工藝的注入能量更小，具體的，所述注入能量為2kev至lOOkev，防止注入能量過大造成相鄰第一輕摻雜區(qū)之間的距離、相鄰第二輕摻雜區(qū)之間的距離過近，避免發(fā)生電擊穿等問題。
[0030]進(jìn)一步，本發(fā)明實(shí)施例中第一傾斜離子注入工藝或第二傾斜離子注入工藝的注入角度大于O度小于45度，防止由于注入角度過小而造成大部分離子注入到第一凹槽底部或第二凹槽底部，同時(shí)防止由于注入角度過大而造成大部分離子注入到第一偏移側(cè)墻或第二偏移側(cè)墻內(nèi)，提高形成的第一輕摻雜區(qū)和第二輕摻雜區(qū)的性能，從而有效的緩解半導(dǎo)體器件的熱載流子效應(yīng)。
[0031]更進(jìn)一步，本發(fā)明實(shí)施例在刻蝕形成第一凹槽之前，形成第一光刻膠層作為刻蝕工藝的掩膜；同時(shí)所述第一光刻膠層還作為第一傾斜離子注入工藝的掩膜，不需要額外形成第一傾斜離子注入工藝的掩膜，減少了光刻工藝步驟，節(jié)約了生產(chǎn)成本。在刻蝕第二凹槽之前，形成第二光刻膠層作為刻蝕工藝的掩膜；同時(shí)所述第二光刻膠層還作為第二傾斜離子注入工藝的掩膜，進(jìn)一步減少了光刻工藝步驟，進(jìn)一步節(jié)約半導(dǎo)體器件生產(chǎn)成本。
【附圖說明】
[0032]圖1至圖12為本發(fā)明一實(shí)施例提供的半導(dǎo)體器件形成過程的剖面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0033]由【背景技術(shù)】可知，現(xiàn)有技術(shù)形成的半導(dǎo)體器件的電學(xué)性能有待提高。
[0034]針對半導(dǎo)體器件的形成工藝進(jìn)行研究，半導(dǎo)體器件的形成工藝包括以下步驟:步驟S101、提供包括第一區(qū)域和第二區(qū)域的襯底，第一區(qū)域襯底表面具有第一柵極結(jié)構(gòu)，第二區(qū)域襯底表面具有第二柵極結(jié)構(gòu)；步驟S102、在所述第一柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成第一輕摻雜區(qū)，在所述第二柵極結(jié)構(gòu)兩側(cè)的襯底內(nèi)形成第二輕摻雜區(qū)；步驟S103、在所述第一柵極結(jié)構(gòu)側(cè)壁形成第一偏移側(cè)墻，在所述第二柵