半導體結構及其形成方法
【技術領域】
[0001]本發(fā)明涉及半導體制造技術領域，尤其涉及一種半導體結構及其形成方法。
【背景技術】
[0002]淺溝槽隔離結構(Shallow Trench Isolat1n，簡稱STI)在目前的半導體器件制造中常用于隔離有源區(qū)。圖1至圖3是現有技術的淺溝槽隔離結構的形成過程的剖面結構示意圖。
[0003]請參考圖1，提供襯底100，所述襯底100內具有溝槽101。
[0004]請參考圖2,在所述襯底100表面和溝槽101 (如圖1所示)內形成填充滿所述溝槽101的隔離膜102。
[0005]請參考圖3，對所述隔離膜102進行拋光，制造暴露出所述襯底100表面為止，在所述溝槽101 (如圖1所示)內形成淺溝槽隔離結構103。
[0006]隨著半導體技術的發(fā)展，半導體器件的特征尺寸不斷縮小，而集成度不斷提高，導致所述淺溝槽隔離結構的尺寸也相應減小，相應的，用于形成淺溝槽隔離結構的溝槽深寬比(aspect rat1)不斷增大，容易導致在溝槽101內形成的隔離膜102內部具有空隙，影響所形成的淺溝槽隔離結構103的隔離性能。因此，為了提高所形成的隔離膜102的質量，所述隔離膜102能夠采用高深寬比填孔工藝(HARP,High Aspect Rat1 Process)形成，以滿足更高深寬比溝槽的填充需求，使形成于溝槽101內的隔離膜102內部的無空隙。
[0007]然而，采用高深寬比工藝形成的淺溝槽隔離結構會后續(xù)形成于襯底內或襯底表面的半導體器件產生不良影響，導致所形成的半導體器件的性能降低。
【發(fā)明內容】
[0008]本發(fā)明解決的問題是提供一種半導體結構及其形成方法，所形成的半導體結構性能改善。
[0009]為解決上述問題，本發(fā)明提供一種半導體結構的形成方法，包括:提供襯底，所述襯底具有第一區(qū)域和第二區(qū)域；在所述襯底的第一區(qū)域內形成第一溝槽；在所述襯底的第二區(qū)域內形成第二溝槽；在所述第一溝槽和第二溝槽的側壁和底部表面形成第一襯墊層；對所述第一襯墊層進行氮化處理，在所述第一襯墊層內摻雜氮離子；在所述氮化處理工藝之后，去除第一區(qū)域的第一襯墊層；在去除第一區(qū)域的第一襯墊層之后，在所述第一溝槽的側壁和底部表面形成第二襯墊層。
[0010]可選的，在所述氮化處理工藝之前，所述第一襯墊層的材料為氧化硅。
[0011]可選的，所述第一襯墊層的形成工藝為原位蒸汽生成工藝。
[0012]可選的，所述第二襯墊層的材料為氧化硅。
[0013]可選的，所述第二襯墊層的形成工藝為快速熱氧化工藝或原位蒸汽生成工藝。
[0014]可選的，所述氮化處理工藝包括快速熱氮化工藝。
[0015]可選的，所述快速熱氮化工藝包括:氣體包括含氮氣體，氣體流量為8slm?l2slm，壓力為 6OOtorr ?7OOtorr,溫度為 75(TC?85(TC。
[0016]可選的，所述含氮氣體包括氨氣。
[0017]可選的，在所述快速熱氮化工藝之后，還包括對所述第一襯墊層進行快速熱氧化處理。
[0018]可選的，所述快速熱氧化處理的氣體包括N20、02、H20中的一種或多種，溫度為1000。。?1200。。。
[0019]可選的，去除第一區(qū)域的第一襯墊層的工藝為濕法刻蝕工藝。
[0020]可選的，所述濕法刻蝕工藝的刻蝕液包括氫氟酸、硫酸、雙氧水和水。
[0021]可選的，所述第一溝槽和第二溝槽的形成工藝包括:在襯底表面形成掩膜層，所述掩膜層暴露出部分第一區(qū)域和第二區(qū)域的襯底表面；以所述掩膜層為掩膜，刻蝕所述襯底，在所述襯底的第一區(qū)域內形成第一溝槽，在所述襯底的第二區(qū)域內形成第二溝槽。
[0022]可選的，在刻蝕所述襯底之后，去除所述第一溝槽和第二溝槽周圍的部分掩膜層，并暴露出第一溝槽和第二溝槽周圍的部分襯底表面。
[0023]可選的，所述掩膜層包括氮化硅層。
[0024]可選的，所述掩膜層還包括位于所述氮化硅層和襯底之間的氧化硅層。
[0025]可選的，還包括:在形成所述第一襯墊層和第二襯墊層之后，在所述第一襯墊層和第二襯墊層表面形成填充滿第一溝槽和第二溝槽的隔離結構。
[0026]可選的，所述隔離結構的材料包括氧化硅。
[0027]可選的，在襯底的第一區(qū)域形成NMOS晶體管；在襯底的第二區(qū)域形成PMOS晶體管。
[0028]相應的，本發(fā)明還提供一種采用上述任一項方法所形成的半導體結構，包括:襯底，所述襯底具有第一區(qū)域和第二區(qū)域；位于所述襯底第一區(qū)域內的第一溝槽；位于所述襯底第二區(qū)域內的第二溝槽；位于所述第二溝槽的側壁和底部表面的第一襯墊層，所述第一襯墊層內摻雜有氮離子；位于所述第一溝槽的側壁和底部表面的第二襯墊層。
[0029]與現有技術相比，本發(fā)明的技術方案具有以下優(yōu)點:
[0030]本發(fā)明的形成方法中，所述襯底具有分別用于形成不同導電類型器件的第一區(qū)域和第二區(qū)域，并且分別在第一區(qū)域的襯底內形成第一溝槽，在第二區(qū)域的襯底內形成第二溝槽。在所述第一溝槽和第二溝槽的側壁和底部表面形成第一襯墊層之后，在所述第一襯墊層內摻雜氮離子，使所述第一襯墊層與襯底之間的應力能夠被釋放，避免所述第一襯墊層降低后續(xù)形成于第二區(qū)域的器件性能。而且，所摻雜的氮離子還能夠提高所述第一襯墊層的阻擋作用，避免襯底內摻雜的離子向后續(xù)形成于第二溝槽內的隔離結構擴散。之后，去除第一區(qū)域的第一襯墊層，并在第一溝槽的側壁和底部表面形成第二襯墊層，所述第二襯墊層能夠對襯底施加應力，所述應力能夠提高后續(xù)形成于第一區(qū)域的器件性能。同時，所述第二襯墊層還能夠阻擋襯底內的摻雜離子向后續(xù)形成于第一溝槽內的隔離結構擴散。因此，形成于第一區(qū)域的器件性能得到提高，同時，形成于第二區(qū)域的器件性能也得到提高。
[0031]進一步，在所述氮化處理工藝之前，所述第一襯墊層的材料為氧化硅，所述第一襯墊層的形成工藝為原位蒸汽生成(In-Situ Steam Generat1n,簡稱ISSG)工藝。所述原位蒸汽生成工藝所形成的氧化硅層覆蓋能力好，適用于在高深寬比的第一溝槽和第二溝槽內形成第一襯墊層，而且能夠使所形成的第一襯墊層厚度均勻，有利于保證所述第一襯墊層的隔離效果。
[0032]進一步，所述第二襯墊層的材料為氧化硅，所述第二襯墊層的形成工藝為快速熱氧化工藝或原位蒸汽生成工藝。采用所述快速熱氧化工藝或原位蒸汽生成工藝形成的氧化硅層與襯底之間會產生晶格失配，從而使所述第二襯墊層能夠與襯底之間產生拉應力，所述拉應力能夠提高用于形成于第一區(qū)域的器件性能。同時，在所述原位蒸汽生成工藝形成第二襯墊層的過程中，能夠使第一區(qū)域內，處于第一襯墊層和襯底界面處的氮離子向所述第一襯墊層內擴散，進一步提高第一襯墊層隔離襯底內摻雜離子的效果。
[0033]進一步，對所述第一襯墊層進行氮化處理的工藝包括快速熱氮化工藝，且在所述快速熱氮化工藝之后，還包括對所述第一襯墊層進行快速熱氧化處理。所述快速熱氧化處理能夠使所述第一襯墊層更為致密均勻，以此提高所述第一襯墊層的隔離效果。
[0034]進一步，所述襯底表面具有掩膜層，所述掩膜層用于作為掩膜刻蝕形成第一溝槽和第二溝槽，在刻蝕所述襯底之后，去除所述第一溝槽和第二溝槽周圍的部分掩膜層，并暴露出第一溝槽和第二溝槽周圍的部分襯底表面。后續(xù)形成的第一襯墊層和第二襯墊層還能夠位于所暴露出的襯底表面，并且使第一溝槽和第二溝槽的側壁和襯底表面所構成的頂角成為圓角，有利于后續(xù)在所述第一溝槽和第二溝槽內填充隔離結構的材料，避免因第一溝槽或第二溝槽頂部過早閉合，而在所形成的隔離結構內產生空穴的問題。
[0035]本發(fā)明的結構中，所述襯底具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域和第二區(qū)域的器件導電類型不同，所述第一區(qū)域的襯底內具有第一溝槽，所述第二區(qū)域的襯底內具有第二溝槽。所述第二溝槽的側壁和底部表面具有第一襯墊層，所述第一襯墊層內摻雜有氮離子，使所述第一襯墊層與襯底之間的應力能夠被釋放，避免所述第一襯墊層降低第二區(qū)域的器件性能。而且，所摻雜的氮離子還能夠提高所述第一襯墊層的阻擋作用，避免襯底內摻雜的離子向第二溝槽內的隔離結構擴散。所述第一溝槽的側壁和底部表面具有第二襯墊層，所述第二襯墊層能夠對襯底施加應力，所述應力能夠提高第一區(qū)域的器件性能。同時，所述第二襯墊層還能夠阻擋襯底內的摻雜離子向第一溝槽內的隔離結構擴散。因此，形成于第一區(qū)域的器件性能得到提高，同時，形成于第二區(qū)域的器件性能也得到提高。
【附圖說明】
[0036]圖1至圖3是現有技術的淺溝槽隔離結構的形成過程的剖面結構示意圖；
[0037]圖4是在襯底內形成淺溝槽隔離結構和有源區(qū)，并在襯底表面形成柵極結構之后的俯視結構示意圖；
[0038]圖5至圖13是本發(fā)明實施例的半導體結構的形成過程的剖面結構示意圖。
【具體實施方式】
[0039]如【背景技術