發(fā)明是有關(guān)于一種記憶元件及其制造方法。該記憶元件包括多個柵極柱結(jié)構(gòu)與多個介電柱，在一第一方向間隔相互交替，在一第二方向相互交替且接觸，且自一第三方向嵌入于堆疊層中，借以將堆疊層分隔成多個堆疊結(jié)構(gòu)。每一介電柱在第二方向的側(cè)壁與其相鄰的柵極柱結(jié)構(gòu)在第二方向的側(cè)壁非共平面。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。
[0020]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。
【附圖說明】
[0021]圖1A至圖1E是依照本發(fā)明實施例所繪示的記憶元件的制造流程的俯視示意圖。
[0022]圖2A至圖2E分別是沿圖1A至圖1E的A_A線的剖面示意圖。
[0023]10、20:孔洞100:襯底
[0024]102:隔離層104:字線
[0025]105:隔離結(jié)構(gòu)106:堆疊層
[0026]106a、114b:導(dǎo)體層 106b、114a:絕緣層
[0027]108:柵極柱結(jié)構(gòu)110:電荷儲存層
[0028]112:導(dǎo)體柱114:堆疊結(jié)構(gòu)
[0029]116:介電柱D1、D2、D3:方向
[0030]M:記憶胞R1、R2、R3:區(qū)
[0031]S1、S2:面積
【具體實施方式】
[0032]為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的記憶元件及其制造方法其【具體實施方式】、結(jié)構(gòu)、方法、步驟、特征及其功效，詳細說明如后。
[0033]圖1A至圖1E是依照本發(fā)明實施例所繪示的記憶元件的制造流程的俯視示意圖。圖2A至圖2E分別是沿圖1A至圖1E的A-A線的剖面示意圖。
[0034]請同時參閱圖1A與圖2A所示，襯底100例如為半導(dǎo)體襯底、半導(dǎo)體化合物襯底或是絕緣層上有半導(dǎo)體襯底(Semiconductor Over Insulator, SOI)。半導(dǎo)體例如是IVA族的原子，例如硅或鍺。半導(dǎo)體化合物例如是IVA族的原子所形成的半導(dǎo)體化合物，例如是碳化硅或是硅化鍺，或是IIIA族原子與VA族原子所形成的半導(dǎo)體化合物，例如是砷化鎵。襯底100具有多個第一區(qū)R1、多個第二區(qū)R2以及多個第三區(qū)R3。第一區(qū)Rl與第二區(qū)R2沿著第一方向Dl相互交替。每一第三區(qū)R3位于所對應(yīng)的第一區(qū)Rl與第二區(qū)R2之間。
[0035]接著，在襯底100上形成多個字線104。每一字線104沿著第一方向Dl延伸，且橫越第一區(qū)R1、第二區(qū)R2以及第三區(qū)R3。具體來說，先在襯底100上依序形成隔離材料層與字線材料層(未繪示)。之后，對隔離材料層與字線材料層進行微影工藝與蝕刻工藝，以在襯底100上形成多個隔離層102與多個字線104。每一隔離層102與每一字線104沿著第一方向Dl延伸，且橫越第一區(qū)R1、第二區(qū)R2以及第三區(qū)R3。上述蝕刻工藝可例如是干式蝕刻工藝。干式蝕刻工藝可例如是反應(yīng)性離子蝕刻法(Reactive 1n Etching, RIE)。在一實施例中，隔離層102的材料可包括絕緣材料，例如是氧化硅或介電常數(shù)低于4的低介電常數(shù)材料層，其形成方法可利用化學(xué)氣相沉積法或熱氧化法來形成。字線104的材料可包括多晶硅、金屬硅化物、金屬或其組合，其形成方法可利用化學(xué)氣相沉積法來形成。金屬硅化物可例如是硅化鎢、硅化鈷、硅化鎳、硅化鈦、硅化銅、硅化鑰、硅化鉭、硅化鉺、硅化鋯、或硅化鉬。
[0036]然后，在相鄰的字線104之間形成隔離結(jié)構(gòu)105。每一隔離結(jié)構(gòu)105沿著第一方向Dl延伸，且橫越第一區(qū)R1、第二區(qū)R2以及第三區(qū)R3。具體地說，在襯底100上形成隔離結(jié)構(gòu)材料層(未繪示)。之后，對隔離結(jié)構(gòu)材料層進行回蝕刻工藝，以在相鄰的字線104之間形成隔離結(jié)構(gòu)105。每一隔離結(jié)構(gòu)105配置于相鄰兩個字線104之間，且字線104與隔離結(jié)構(gòu)105沿著第二方向相互交替，其使得每一字線104彼此電性隔離。隔離結(jié)構(gòu)105的材料包括氧化硅或介電常數(shù)低于4的低介電常數(shù)材料層，其形成方法可利用化學(xué)氣相沉積法來形成。
[0037]請同時參閱圖1B與圖2B所示，在襯底100上形成堆疊層106。堆疊層106包括多個絕緣層106a與多個導(dǎo)體層106b，其中絕緣層106a與導(dǎo)體層106b沿著第三方向D3交互堆疊。第三方向D3與第一方向Dl不同，且與第二方向D2不同。在一實施例中，第三方向D3實質(zhì)上垂直于第一方向Dl與第二方向D2,且第一方向Dl實質(zhì)上垂直于第二方向D2。
[0038]在一實施例中，導(dǎo)體層106b的數(shù)目可包括8層、16層、32層或更多層。同樣地，絕緣層106a配置于相鄰兩個導(dǎo)體層106b之間，因此，絕緣層106a也可包括8層、16層、32層或更多層。在一實施例中，絕緣層106a的材料可包括氧化硅、氮化硅或其組合，其形成方法可利用化學(xué)氣相沉積法來形成。導(dǎo)體層106b的材料可包括是摻雜多晶硅、非摻雜多晶硅或其組合，其形成方法可利用化學(xué)氣相沉積法。
[0039]請同時參閱圖1C與圖2C所示，對堆疊層106進行微影工藝與蝕刻工藝，以在第一區(qū)Rl與第二區(qū)R2的字線104上的堆疊層106中形成多個第一孔洞10。在第一區(qū)Rl中的第一孔洞10與在第二區(qū)R2的第一孔洞10彼此交替設(shè)置。更具體地說，第一孔洞10沿著第三方向D3延伸，分別暴露出在第一區(qū)Rl中的第偶數(shù)條字線104，以及第二區(qū)R2中的第奇數(shù)條字線104。在一實施例中，第一孔洞10的形狀可例如是圓形、方形、矩形或任意形狀，只要在經(jīng)過上述微影工藝與蝕刻工藝之后，能夠貫穿堆疊層106至裸露出所對應(yīng)的字線104的頂面即可。每一第一孔洞10的尺寸可大于或等于所對應(yīng)的字線104的寬度，只要每一第一孔洞10不與其相鄰的任一第一孔洞10互相連通即可。上述蝕刻工藝可例如是干式蝕刻工藝。干式蝕刻工藝可例如是反應(yīng)性離子蝕刻法。當(dāng)在堆疊層106開出第一孔洞10時，其他未形成第一孔洞10的其余的堆疊層106彼此結(jié)構(gòu)相連，可以互相支撐避免倒塌或彎曲。
[0040]請同時參閱圖1D與圖2D所示，在每一第一孔洞10中形成一個柵極柱結(jié)構(gòu)108。在第一區(qū)R1中的柵極柱結(jié)構(gòu)108與在第二區(qū)R2中的柵極柱結(jié)構(gòu)108彼此交替設(shè)置。更具體地說，每一柵極柱結(jié)構(gòu)108沿著第三方向D3延伸，其包括電荷儲存層110與導(dǎo)體柱112 (例如是做為控制柵極)。導(dǎo)體柱112分別與第一區(qū)R1中第偶數(shù)條字線104電性連接，以及第二區(qū)R2中第奇數(shù)條字線104電性連接。因此，每一導(dǎo)體柱112可當(dāng)作是所對應(yīng)的字線104的延伸。每一電荷儲存層110位于所對應(yīng)的導(dǎo)體柱112周圍，以使所對應(yīng)的堆疊層106的多個導(dǎo)體層106b與導(dǎo)體柱112電性隔離。具體來說，在每一第一孔洞10中形成所對應(yīng)的柵極柱結(jié)構(gòu)108的步驟如下。首先，在襯底100上形成電荷儲存材料層(未繪示)。電荷儲存材料層覆蓋堆疊層106的頂面、第一孔洞10的側(cè)壁以及字線104的頂面。接著，在電荷儲存材料層上形成導(dǎo)體材料層。之后，進行化學(xué)機械研磨工藝或非等向性蝕刻工藝，移除部分電荷儲存材料層與導(dǎo)體材料層，以暴露出堆疊層106與字線104的頂面，在每一第一孔洞10的側(cè)壁上形成電荷儲存層110與導(dǎo)體柱112。在一實施例中，電荷儲存材料層的材料可包括氧化層、氮化層或其任意組合的復(fù)合層，此復(fù)合層可為三層或更多層，本發(fā)明并不限于此。電荷儲存材料層的形成