薄膜晶體管基板及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于晶圓制造和平板顯示技術(shù)領(lǐng)域。具體地講，涉及一種薄膜晶體管(TFT)基板及其制造方法。
【背景技術(shù)】
[0002]通常，薄膜晶體管(TFT)中的半導(dǎo)體層由金屬氧化物薄膜構(gòu)成，而金屬氧化物薄膜對酸非常敏感，即便是弱酸也能夠快速地腐蝕氧化物半導(dǎo)體層，從而在氧化物半導(dǎo)體層上刻蝕金屬源電極和漏電極時很容易破壞氧化物半導(dǎo)體層本身。
[0003]此外，由于氧化物半導(dǎo)體層較薄(通常在30nm至50nm之間)，即使采用濃度在500:1稀釋的氫氟酸(HF)中，只需幾秒鐘就能夠刻蝕氧化物半導(dǎo)體層。在現(xiàn)有技術(shù)中，通常會在氧化物半導(dǎo)體層與源電極和漏極之間增設(shè)一層蝕刻阻擋層(ESL)來保護底部的氧化物半導(dǎo)體層免受用來形成源電極和漏電極的蝕刻液的影響，但是額外制作一層蝕刻阻擋層需要額外增加一道光刻制程，一道光刻制程包括成膜、曝光、顯影、蝕刻、剝離等工序，因而會大大增加了生產(chǎn)成本，降低了生產(chǎn)良率。

【發(fā)明內(nèi)容】

[0004]為了解決上述現(xiàn)有技術(shù)的不足，本發(fā)明提供一種不需要額外增加蝕刻阻擋層的薄膜晶體管基板及其制造方法。
[0005]根據(jù)本發(fā)明的一方面，提供一種制造薄膜晶體管基板的方法，所述方法包括:在基底上形成柵電極;在基底上形成柵極絕緣層以覆蓋柵電極;在柵極絕緣層上形成半導(dǎo)體層；對半導(dǎo)體層進行等離子化，以形成具有預(yù)定厚度的歐姆接觸層;在柵極絕緣層上形成金屬層以覆蓋歐姆接觸層;對金屬層和歐姆接觸層進行圖案化，以形成源電極和漏電極并且暴露半導(dǎo)體層的在源電極和漏電極之間的區(qū)域;在源電極、漏電極和暴露的半導(dǎo)體層上形成鈍化層;在鈍化層中形成用于暴露漏電極的接觸孔;在鈍化層上形成像素電極，像素電極通過接觸孔連接到漏電極。
[0006]根據(jù)本發(fā)明的示例性實施例，對半導(dǎo)體層進行等離子化的步驟可以包括:在250°C至500°C的條件下對半導(dǎo)體層進行活化;利用氬/氮離子對半導(dǎo)體層的表面進行等離子化處理，以形成具有預(yù)定厚度的歐姆接觸層。
[0007]根據(jù)本發(fā)明的示例性實施例，對金屬層和歐姆接觸層進行圖案化的步驟可以包括:采用干蝕刻法對金屬層的一部分進行蝕刻，之后利用含有H202的蝕刻液對剩余的金屬層和歐姆接觸層進行蝕刻，從而得到源電極和漏電極并且暴露半導(dǎo)體層的在源電極和漏電極之間的區(qū)域。
[0008]根據(jù)本發(fā)明的示例性實施例，金屬層可以包括Mo和A1中的至少一種。
[0009]根據(jù)本發(fā)明的示例性實施例，柵電極可以包括Mo和A1中的至少一種。
[0010]根據(jù)本發(fā)明的示例性實施例，柵極絕緣層可以包括氧化硅層或氧化硅層與氮化硅層的復(fù)合層。
[0011]根據(jù)本發(fā)明的示例性實施例，鈍化層可以包括氧化硅層，或者以從下到上的順序堆疊的氧化硅層和氮化硅層的復(fù)合層。
[0012]根據(jù)本發(fā)明的示例性實施例，像素電極可以包括ΙΤ0。
[0013]根據(jù)本發(fā)明的示例性實施例，半導(dǎo)體層可以包括氧化銦鎵鋅。
[0014]根據(jù)本發(fā)明的另一方面，提供一種薄膜晶體管基板，所述薄膜晶體管基板包括:柵電極，形成在基底上;柵極絕緣層，形成在基底上以覆蓋柵電極;半導(dǎo)體層，形成在柵極絕緣層上;源電極和漏電極，形成在半導(dǎo)體層的兩側(cè)上；歐姆接觸層，形成在源電極與半導(dǎo)體層之間以及漏電極與半導(dǎo)體層之間；鈍化層，形成在半導(dǎo)體層、源電極和漏電極上;像素電極，形成在鈍化層上并連接到漏電極。
[0015]根據(jù)本發(fā)明的制造薄膜晶體管基板的方法，不需要在半導(dǎo)體層與源電極和漏電極之間增設(shè)蝕刻阻擋層，因此降低了生產(chǎn)成本，簡化了制造工藝。此外，根據(jù)本發(fā)明的方法，能夠避免金屬刻蝕液對金屬氧化物的刻蝕。此外，根據(jù)本發(fā)明的方法，能夠在半導(dǎo)體層與源電極和漏電極之間形成良好的歐姆接觸。
【附圖說明】
[0016]圖1至圖6示出了根據(jù)本發(fā)明的示例性實施例的制造薄膜晶體管基板的流程示意圖。
【具體實施方式】
[0017]下面將參照附圖詳細地描述本發(fā)明的示例性實施例。
[0018]以下將結(jié)合附圖來詳細描述本發(fā)明的示例性實施例，然而，附圖只是示意性地示出了本發(fā)明的具體示例，且不具有限制作用。然而，本領(lǐng)域技術(shù)人員應(yīng)理解的是，在不脫離本發(fā)明的權(quán)利要求所限定的保護范圍的情況下，可以對其進行各種修改和變形。
[0019]在下文中，將通過參照附圖解釋本發(fā)明的示例性實施例來詳細描述本發(fā)明。
[0020]圖1至圖6示出了根據(jù)本發(fā)明的示例性實施例的制造薄膜晶體管基板的流程示意圖。
[0021]如圖1中所示，在基底100上形成柵電極110。基底100可以由含有Si02作為主要成分的透明玻璃材料形成，但是不限于此。
[0022]通常，通過物理氣相沉積(PVD)法在基底100上形成柵電極110。具體地講，采用PVD法在基底100上沉積金屬氧化物，之后執(zhí)行黃光工藝和刻蝕工藝來形成具有預(yù)定圖案的柵電極110。
[0023]柵電極110可以包括A1和Mo中的至少一種，然而，本發(fā)明并不限于此，也可以包括其它適合的金屬材料。在本發(fā)明的一個示例性實施例中，柵電極110的厚度可以為2000埃至5500埃。
[0024]接著，如圖2中所示，在基底100上形成柵極絕緣層120以覆蓋柵電極110。具體地講，通過等離子增強化學(xué)氣相沉積法在基底100上沉積金屬層，接著執(zhí)行黃光工藝和刻蝕工藝來得到柵極絕緣層120。在本發(fā)明的示例性實施例中，柵極絕緣層120可以形成為氧化硅(S1x)的單層或者氧化硅(S1x)和氮化硅(SiNx)的復(fù)合層。此外，在本發(fā)明的非限制性實施例中，柵極絕緣層120的厚度可以為1500埃至4000埃，然而，本發(fā)明不限于此。
[0025]然后，如圖3中所示，在柵極絕緣層120上形成半導(dǎo)體層130和歐姆接觸層140。具體地講，首先在柵極絕緣層120上沉積金屬氧化物，然后執(zhí)行黃光工藝和刻蝕工藝來得到具有預(yù)定圖案的半導(dǎo)體層130，之后在空氣或氧化的環(huán)境下，在250°C?500°C的溫度下對半導(dǎo)體層130的表面進行活化，接著通過干蝕刻法(Dry Etch)或CVD機臺使用氬(Ar)/氮(N2)離子對半導(dǎo)體層130的表面進行等離子化(Plasma)處理，從而將半導(dǎo)體層130的一部分轉(zhuǎn)化為具有預(yù)定厚度的歐姆接觸層140。
[0026]在