可堆疊的集成電路及其封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路技術(shù)，特別是涉及一種可堆疊的集成電路及其封裝方法。
【背景技術(shù)】
[0002]集成電路(IntegratedCircuit)是一種具有所需電路功能的微型電子元件。小型化、智能化、低功耗以及高可靠性是集成電路發(fā)展過(guò)程中一個(gè)備受關(guān)注的焦點(diǎn)。
[0003]為了克服傳統(tǒng)的集成電路占用PCB(Printed Circuit Board，印刷電路板)的面積較大的問(wèn)題，疊層封裝技術(shù)(如SDP、SP以及MPM等)應(yīng)運(yùn)而生。疊層封裝技術(shù)實(shí)際上是一種三維封裝技術(shù)，即通過(guò)將多個(gè)芯片在垂直方向上累疊起來(lái)，并采用傳統(tǒng)的引線(xiàn)封裝結(jié)構(gòu)實(shí)現(xiàn)封裝。
[0004]發(fā)明人在實(shí)現(xiàn)本發(fā)明過(guò)程中發(fā)現(xiàn)，現(xiàn)有的疊層封裝技術(shù)雖然可以有效減小集成電路對(duì)PCB面積的占用，然而，封裝后的集成電路與傳統(tǒng)的集成電路一樣仍然具有系統(tǒng)彈性差的特點(diǎn)，如集成電路中的多個(gè)芯片的組合方式以及封裝體外側(cè)的引腳位置等均不可能發(fā)生變化，這使得集成電路的可復(fù)用性較差。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于之一，提供一種可堆疊的集成電路及其封裝方法，所要解決的技術(shù)問(wèn)題是，減小集成電路所占用的PCB的平面面積，并對(duì)集成電路的系統(tǒng)彈性進(jìn)行改塞口 ο
[0006]本發(fā)明的目的以及解決其技術(shù)問(wèn)題可以采用以下的技術(shù)方案來(lái)實(shí)現(xiàn)。
[0007]依據(jù)本發(fā)明的一個(gè)方面，提出一種可堆疊的集成電路，所述集成電路包括:芯片，位于集成電路的封裝體內(nèi)部，且具有多個(gè)輸入/輸出端；多個(gè)信號(hào)傳輸開(kāi)關(guān)，位于集成電路的封裝體內(nèi)部;多條連線(xiàn)，位于集成電路的封裝體內(nèi)部，且每一條連線(xiàn)均與至少一個(gè)信號(hào)傳輸開(kāi)關(guān)連接，所述多條連線(xiàn)與多個(gè)信號(hào)傳輸開(kāi)關(guān)形成具有一層或者多層連接平面的連接網(wǎng)絡(luò);多個(gè)插腳，在集成電路封裝體的底面形成插腳陣列，每一個(gè)插腳均通過(guò)所述連接網(wǎng)絡(luò)與芯片的一個(gè)輸入/輸出端連接，且每一個(gè)插腳的上端均嵌入在封裝體中，每一個(gè)插腳的下端均突出于封裝體的底面;多個(gè)插孔，在集成電路封裝體的頂面形成插孔陣列，且每一個(gè)插孔均通過(guò)所述連接網(wǎng)絡(luò)與芯片的一個(gè)輸入/輸出端連接;一個(gè)所述集成電路通過(guò)其插腳陣列與另一個(gè)所述集成電路的插孔陣列的插接而與所述另一個(gè)集成電路堆疊連接。
[0008]依據(jù)本發(fā)明的一個(gè)方面，提出一種可堆疊的集成電路的封裝方法，所述封裝方法包括:設(shè)置具有多個(gè)輸入/輸出端的芯片;針對(duì)芯片的各輸入/輸出端布設(shè)由多條連線(xiàn)與多個(gè)信號(hào)傳輸開(kāi)關(guān)形成的具有一層或者多層連接平面的連接網(wǎng)絡(luò);設(shè)置形成插腳陣列的多個(gè)插腳，且每一個(gè)插腳均通過(guò)所述連接網(wǎng)絡(luò)與芯片的一個(gè)輸入/輸出端連接;對(duì)所述芯片、連接網(wǎng)絡(luò)以及插腳陣列進(jìn)行封裝，并在封裝體的頂面形成多個(gè)插孔，每一個(gè)插孔均通過(guò)所述連接網(wǎng)絡(luò)與芯片的一個(gè)輸入/輸出端連接，且每一個(gè)插腳的下端均突出于集成電路的封裝體的底面;所述封裝后的集成電路通過(guò)其插腳陣列與另一個(gè)所述集成電路的插孔陣列的插接而與所述另一個(gè)集成電路堆疊連接。
[0009]借由上述技術(shù)方案，本發(fā)明的可堆疊的集成電路及其封裝方法至少具有下列優(yōu)點(diǎn)及有益效果:本發(fā)明通過(guò)利用多條連線(xiàn)以及多個(gè)信號(hào)傳輸開(kāi)關(guān)形成具有一層或者多層連接平面的連接網(wǎng)絡(luò)，使芯片的輸入/輸出端可以通過(guò)連接網(wǎng)絡(luò)與插腳陣列以及插孔陣列分別連接，這樣，本發(fā)明可以通過(guò)將一個(gè)集成電路的插腳陣列插入另一個(gè)集成電路的插孔陣列的方式將多個(gè)集成電路在垂直/豎直方向上堆疊拼插在一起;從而本發(fā)明提供的技術(shù)方案可以避免集成電路占用PCB平面面積過(guò)大的現(xiàn)象，且相互堆疊的集成電路由于具有模塊化特征，因此，相互堆疊的多個(gè)集成電路可以進(jìn)行部分集成電路的更換，使系統(tǒng)彈性得到了改善;最終本發(fā)明在有效減小了集成電路對(duì)PCB面積的占用的同時(shí)，提高了集成電路的可復(fù)用性，并有利于集成電路的模塊化發(fā)展。
[0010]綜上所述，本發(fā)明在技術(shù)上具有顯著的進(jìn)步，并具有明顯的積極的技術(shù)效果，誠(chéng)為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
[0011]上述說(shuō)明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說(shuō)明書(shū)的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0012]圖1為本發(fā)明的可堆疊的集成電路的俯視圖；
[0013]圖2為本發(fā)明的可堆疊的集成電路的仰視圖；
[0014]圖3為對(duì)本發(fā)明的從可堆疊的集成電路的側(cè)面透視而展示出的芯片的輸入/輸出端與插腳和插孔的連接示意圖；
[0015]圖4為本發(fā)明的可堆疊的接觸電路的堆疊示意圖；
[0016]圖5為本發(fā)明的CMOS TG示意圖；
[0017]圖6為本發(fā)明的CMOSTG的應(yīng)用示意圖；
[0018]圖7為本發(fā)明的芯片、連線(xiàn)網(wǎng)絡(luò)與多個(gè)CMOSTG布設(shè)的一個(gè)具體例子的示意圖。
【具體實(shí)施方式】
[0019]為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的可堆疊的集成電路及其封裝方法的【具體實(shí)施方式】、結(jié)構(gòu)、特征及其功效，詳細(xì)說(shuō)明如后。
[0020]實(shí)施例一、可堆疊的集成電路。
[0021]本實(shí)施例的可堆疊的集成電路如圖1-7所示。
[0022]在圖1-7中，該可堆疊的集成電路主要包括:芯片、多條連線(xiàn)、多個(gè)信號(hào)傳輸開(kāi)關(guān)、多個(gè)插腳以及多個(gè)插孔;其中的芯片、多條連線(xiàn)以及多個(gè)信號(hào)傳輸開(kāi)關(guān)均被封裝于集成電路的封裝體內(nèi)部，且封裝于集成電路的封裝體內(nèi)部的元器件主要是通過(guò)插腳以及插孔與其他元器件(如其他集成電路或者集成電路的底座等)相連接的，從而使集成電路和與其相獨(dú)立設(shè)置的元器件相互協(xié)作完成相應(yīng)的功能。
[0023]本實(shí)施例中的設(shè)置于集成電路的封裝體內(nèi)部的芯片的數(shù)量通常為一個(gè)，然而，本實(shí)施例并不排除設(shè)置于封裝體內(nèi)部的芯片的數(shù)量為多個(gè)的可能性。設(shè)置于封裝體內(nèi)部的芯片通常具有多個(gè)輸入/輸出端，且在通常情況下，芯片的每一個(gè)輸入/輸出端通常都會(huì)有與其直接連接的連線(xiàn)。
[0024]本實(shí)施例中的設(shè)置于集成電路的封裝體內(nèi)部的多條連線(xiàn)以及多個(gè)信號(hào)傳輸開(kāi)關(guān)可以形成具有一層連接平面的連接網(wǎng)絡(luò)，也可以形成具有多層連接平面的連接網(wǎng)絡(luò)(即多層次的立體結(jié)構(gòu)的連接網(wǎng)絡(luò))。
[0025]在通常情況下，本實(shí)施例中的具有多層連接平面的連接網(wǎng)絡(luò)為具有奇數(shù)層(如三層或者五層等)連接平面的連接網(wǎng)絡(luò);且中間層連接平面中的各連線(xiàn)通常與芯片的輸入/輸出端直接，而非中間層連接平面中的各條連線(xiàn)通?？梢酝ㄟ^(guò)相應(yīng)的信號(hào)傳輸開(kāi)關(guān)與中間層連接平面中的連線(xiàn)連接;也就是說(shuō)，本實(shí)施例從芯片的輸入/輸出端直接引出的連線(xiàn)位于中間層，且芯片上面布設(shè)的連接平面的層數(shù)與芯片下面布設(shè)的連接平面的層數(shù)相同，再有本實(shí)施例中的每一個(gè)信號(hào)傳輸開(kāi)關(guān)均與連線(xiàn)連接，且每一個(gè)信號(hào)傳輸開(kāi)關(guān)均可以通過(guò)一條或者多條連線(xiàn)與芯片的一個(gè)輸入/輸出端連接，另外，在連接網(wǎng)絡(luò)具有多層連接平面的情況下，每一層連接平面通常均由多條連線(xiàn)形成，且多條連線(xiàn)之間可以不相交，而位于兩層連接平面之間的信號(hào)傳輸開(kāi)關(guān)可以將其上下兩層連接平面中的連線(xiàn)相互連接起來(lái)。
[0026]本實(shí)施例中的信號(hào)傳輸開(kāi)關(guān)可以具體包括:CMOS TG(Complementary MetalOxide Semiconductor Transmiss1n Gate，互補(bǔ)式金屬氧化物半導(dǎo)體傳輸門(mén)，如圖5所示)<XM0S TG的兩個(gè)受控連通端(如圖6中的X和Y)可以分別與不同的連線(xiàn)連接，且CMOS TG的控制端(如圖6中的C)可以控制CMOS TG的兩個(gè)受控連通端的連通狀態(tài)(如與連線(xiàn)處于連通狀態(tài)或者與連線(xiàn)處于未連通狀態(tài))。本實(shí)施例利用多條連線(xiàn)以及多個(gè)CMOS TG所組成的連接網(wǎng)絡(luò)的一個(gè)具體例子如圖7所示，且圖7中僅示意性的示出了連接網(wǎng)絡(luò)的中間層連接平面以及其上的連接平面，而并未示出中間層連接平面之下的各層連接平面。
[0027]本實(shí)施例通過(guò)根據(jù)實(shí)際電路需求來(lái)對(duì)集成電路中的各CMOSTG的控制端進(jìn)行相應(yīng)的設(shè)置，可以控制各CMOS TG的兩個(gè)受控連通端與連線(xiàn)的連通狀態(tài)，進(jìn)而可以實(shí)現(xiàn)集成電路的自定義腳位，也就是說(shuō)，本實(shí)施例通過(guò)對(duì)CMOS TG的控制端進(jìn)行相應(yīng)的設(shè)置可以使集成電路上的相應(yīng)插孔以及插腳為實(shí)際所需的腳位，這樣，不僅有利于多個(gè)集成電路之間的相互堆疊，而且還可以使集成電路的系統(tǒng)彈性增強(qiáng)，從而有利于集成電路的復(fù)用。
[0028]本實(shí)施例中的多個(gè)插腳在集成電路封裝體的底面形成插腳陣列，且插腳陣列的各行間距通常相同，各列間距也通常相同，在實(shí)際應(yīng)用中，插腳陣列的各行間距與各列間距均相同。本實(shí)施例中的集成電路所包含的插腳的數(shù)量以及插腳陣列的行數(shù)和列數(shù)等通常與實(shí)際設(shè)計(jì)需求有關(guān)，集成電路所包含的插腳陣列的一個(gè)具體的例子如圖2所示。本實(shí)施例不限制插腳的數(shù)量以及插腳的排列方式。
[0029]本實(shí)施例中的每一個(gè)插腳的上端均嵌入在集成電路的封裝體中，并與連接網(wǎng)絡(luò)連接(如與一條連線(xiàn)連接)，從而使本實(shí)施例中的每一個(gè)插腳均可以通過(guò)連接網(wǎng)絡(luò)而與芯片的一個(gè)輸入/輸出端連接，也就是說(shuō)，芯片的每一個(gè)輸入/輸出端均通過(guò)一個(gè)或者多個(gè)信號(hào)傳輸開(kāi)關(guān)以及一條或者多條連線(xiàn)與多個(gè)插腳相連接。本實(shí)施例中的芯片的一個(gè)輸入/輸出端與一個(gè)插腳的示意性的連接關(guān)系如圖3所示。本實(shí)施例中的每一個(gè)插腳的下端均突出于集成電路的封裝體的底面，從而使芯片可以借助連接網(wǎng)絡(luò)以及插腳與其他元器件(如另一個(gè)集成電路或者集成電路的底座等)相連接，以相互協(xié)作實(shí)現(xiàn)相應(yīng)的功能。上述集成電路的底座是與本實(shí)施例中的集成電路的結(jié)構(gòu)相適配的底座，如底座上具有相應(yīng)的插孔陣列等。
[0030]本實(shí)施例中的多個(gè)插孔在集成電路封裝體的頂面形成插孔陣列，且插孔陣列的各行間距通常相同，各列間距也通常相同，在實(shí)際應(yīng)用中，插孔陣列的各行間距與各列間距均相同。本實(shí)施例中的集成電路所包含的插孔的數(shù)量以及插孔陣列的行數(shù)和列數(shù)等通常與實(shí)際設(shè)計(jì)需求有關(guān)，集成電路所包含的插腳陣列的一個(gè)具體的例子如圖1所示。本實(shí)施例不限制插孔的數(shù)量以及插孔的排列方式，且通常情況下，一個(gè)集成電路上的插孔陣列的各行間距和各列