用于解決電遷移的布局構(gòu)造
【專利說(shuō)明】用于解決電遷移的布局構(gòu)造
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2013年8月23日提交的題為“LAYOUT CONSTRUCT1N FORADDRESSING ELECTR0MIGRAT10N(用于解決電迀移的布局構(gòu)造)”的美國(guó)非臨時(shí)申請(qǐng)S/N.13/975，185的優(yōu)先權(quán)，其通過(guò)援引全部明確納入于此。
[0003]背景
[0004]領(lǐng)域
[0005]本公開(kāi)一般涉及布局構(gòu)造，尤其涉及用于解決互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件中的電迀移(EM)的布局構(gòu)造。
【背景技術(shù)】
[0006]EM是由于導(dǎo)電電子與漫射金屬原子之間的動(dòng)量轉(zhuǎn)移通過(guò)導(dǎo)體中的離子的逐步移動(dòng)而導(dǎo)致的材料運(yùn)送。EM可導(dǎo)致連接的最終丟失或者集成電路(1C)的故障，并因此降低1C的可靠性。因此，需要布置CMOS器件以用于解決EM的方法。此外，需要具有用于解決EM的布局構(gòu)造的CMOS器件。
[0007]概述
[0008]在本公開(kāi)的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有ρ型金屬氧化物半導(dǎo)體(PM0S)漏極的多個(gè)PM0S晶體管以及各自具有η型金屬氧化物半導(dǎo)體(NM0S)漏極的多個(gè)匪0S晶體管。CMOS器件包括一互連級(jí)上的將PM0S漏極的第一子集連接在一起的第一互連。CMOS器件進(jìn)一步包括該互連級(jí)上的將PM0S漏極的第二子集連接在一起的第二互連。PM0S漏極的第二子集不同于PM0S漏極的第一子集。第一互連和第二互連在該互連級(jí)上斷開(kāi)連接。該CMOS器件在該互連級(jí)上還包括將NM0S漏極的第一子集連接在一起的第三互連。該CMOS器件在該互連級(jí)上還包括將NM0S漏極的第二子集連接在一起的第四互連。NM0S漏極的第二子集不同于NM0S漏極的第一子集。第三互連和第四互連在該互連級(jí)上斷開(kāi)連接。第一互連、第二互連、第三互連和第四互連通過(guò)至少一個(gè)其它互連級(jí)耦合在一起。
[0009]在本公開(kāi)的一方面，提供了一種布置CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。PM0S漏極的第一子集在一互連級(jí)上與第一互連互連。PM0S漏極的第二子集在該互連級(jí)上與第二互連互連。PM0S漏極的第二子集在該互連級(jí)上與PM0S漏極的第一子集斷開(kāi)連接。NM0S漏極的第一子集在該互連級(jí)上與第三互連互連。NM0S漏極的第二子集在該互連級(jí)上與第四互連互連。NM0S漏極的第二子集在該互連級(jí)上與NM0S漏極的第一子集斷開(kāi)連接。第一互連、第二互連、第三互連和第四互連通過(guò)至少一個(gè)其它互連級(jí)耦合在一起。
[0010]在本公開(kāi)的一方面，提供了一種操作CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。第一電流從在一互連級(jí)上與第一互連互連的PM0S漏極的第一子集流動(dòng)。第二電流從在該互連級(jí)上與第二互連互連的PM0S漏極的第二子集流動(dòng)。PM0S漏極的第二子集在該互連級(jí)上與PM0S漏極的第一子集斷開(kāi)連接。第三電流流動(dòng)至在該互連級(jí)上與第三互連互連的匪0S漏極的第一子集。第四電流流動(dòng)至在該互連級(jí)上與第四互連互連的NMOS漏極的第二子集。NMOS漏極的第二子集在該互連級(jí)上與NM0S漏極的第一子集斷開(kāi)連接。第一互連、第二互連、第三互連和第四互連通過(guò)至少一個(gè)其它互連級(jí)耦合在一起。在CMOS器件接收到低輸入之際，該第一電流和第二電流經(jīng)過(guò)至少一個(gè)其它互連級(jí)流動(dòng)至CMOS器件的輸出端。在CMOS器件接收到高輸入之際，該第三電流和第四電流經(jīng)過(guò)該至少一個(gè)其它互連級(jí)從CMOS器件的輸出端流動(dòng)。
[0011 ]在本公開(kāi)的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。該CMOS器件包括一互連級(jí)上的在長(zhǎng)度方向上延伸以將PM0S漏極連接在一起的第一互連。該CMOS器件在該互連級(jí)上還包括在長(zhǎng)度方向上延伸以將NM0S漏極連接在一起的第二互連。該CMOS器件在至少一個(gè)附加互連級(jí)上還包括將第一互連和第二互連耦合在一起的一互連集合。該CMOS器件在該互連級(jí)上還包括第三互連，該第三互連垂直于長(zhǎng)度方向地延伸并且偏離該互連集合以將第一互連和第二互連連接在一起。
[0012]在本公開(kāi)的一方面，提供了一種布置CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。PM0S漏極在一互連級(jí)上與在長(zhǎng)度方向上延伸的第一互連互連。NM0S漏極在該互連級(jí)上與在長(zhǎng)度方向上延伸的第二互連互連。第一互連和第二互連與至少一個(gè)附加互連級(jí)上的一互連集合互連。第一互連和第二互連在該互連級(jí)上與垂直于長(zhǎng)度方向延伸并且偏離該互連集合的第三互連互連。
[0013]在本公開(kāi)的一方面，提供了一種操作CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。第一電流流經(jīng)在長(zhǎng)度方向上延伸并在一互連級(jí)上將PM0S漏極互連的第一互連。第二電流流經(jīng)在長(zhǎng)度方向上延伸并在該互連級(jí)上將NM0S漏極互連的第二互連。第三電流流經(jīng)至少一個(gè)附加互連級(jí)上的將第一互連和第二互連互連的一互連集合。第四電流流經(jīng)第三互連，該第三互連垂直于長(zhǎng)度方向延伸并且偏離該互連集合并且在該互連級(jí)上將第一互連和第二互連互連第五電流流經(jīng)第四互連，該第四互連在該互連級(jí)上將第一互連和第二互連互連，垂直于長(zhǎng)度方向延伸，并且偏離該互連集合。第三互連和第四互連在該互連集合的相對(duì)側(cè)。在CMOS器件接收到低輸入之際，第一電流經(jīng)過(guò)第一互連流動(dòng)至該互連集合的第一子集，第二電流從第三互連和第四互連經(jīng)過(guò)第二互連流動(dòng)至該互連集合的第二子集，第三電流從第一互連和第二互連流動(dòng)經(jīng)過(guò)該互連集合，第四電流從第一互連經(jīng)過(guò)第三互連流動(dòng)至第二互連，而第五電流從第一互連經(jīng)過(guò)第四互連流動(dòng)至第二互連。在CMOS器件接收到高輸入之際，第一電流從該互連集合的第一子集經(jīng)過(guò)第一互連流動(dòng)至第三互連和第四互連，第二電流從該互連集合的第二子集流動(dòng)經(jīng)過(guò)第二互連，第三電流從該互連集合流動(dòng)至第一互連和第二互連，第四電流從第一互連經(jīng)過(guò)第三互連流動(dòng)至第二互連，而第五電流從第一互連經(jīng)過(guò)第四互連流動(dòng)到第二互連。
[0014]在本公開(kāi)的一方面，提供了一種CMOS器件，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。CMOS器件包括一互連級(jí)上的將PM0S漏極的第一子集連接在一起的第一互連。CMOS器件包括該互連級(jí)上的將PM0S漏極的第二子集連接在一起的第二互連。PM0S漏極的第二子集不同于PM0S漏極的第一子集。第一互連和第二互連在該互連級(jí)上斷開(kāi)連接。該CMOS器件在該互連級(jí)上還包括將NM0S漏極的第一子集連接在一起的第三互連。該CMOS器件在該互連級(jí)上還包括將NM0S漏極的第二子集連接在一起的第四互連。匪OS漏極的第二子集不同于NMOS漏極的第一子集。第三互連和第四互連在該互連級(jí)上斷開(kāi)連接。第一互連、第二互連、第三互連和第四互連通過(guò)至少一個(gè)其它互連級(jí)耦合在一起。CMOS器件在第二互連級(jí)上還包括第五互連。第五互連將第一互連和第二互連耦合在一起。CMOS器件在第二互連級(jí)上還包括第六互連。第六互連將第三互連和第四互連耦合在一起。CMOS器件在第三互連級(jí)上還包括第七互連。第七互連將第五互連和第六互連耦合在一起。CMOS器件還包括該互連級(jí)上的將第一互連和第三互連連接在一起的第八互連。CMOS器件還包括該互連級(jí)上的將第二互連和第四互連連接在一起的第九互連。
[0015]在本公開(kāi)的一方面，提供了一種布置CMOS器件的方法，該CMOS器件包括各自具有PM0S漏極的多個(gè)PM0S晶體管以及各自具有NM0S漏極的多個(gè)NM0S晶體管。PM0S連接的第一子集在一互連級(jí)上與第一互連互連。PM0S漏極的第二子集在該互連級(jí)上與第二互連互連。PM0S漏極的第二子集在該互連級(jí)上與PM0S漏極的第一子集斷開(kāi)連接。NM0S漏極的第一子集在該互連級(jí)上與第三互連互連。NM0S漏極的第二子集在該互連級(jí)上與第四互連互連。NM0S漏極的第二子集在該互連級(jí)上與NM0S漏極的第一子集斷開(kāi)連接。第一互連和第二互連在第二互連級(jí)上與第五互連互連。第三互連和第四互連在第二互連級(jí)上與第六互連互連。第五互連和第六互連在第三互連級(jí)上與第七互連互連。第一互連和第三互連在該互連級(jí)上與第八互連互連。第二互連和第四互連在該互連級(jí)上與第九互連互連。
[0016]附圖簡(jiǎn)述
[0017]圖1是解說(shuō)CMOS反相器的示圖。
[0018]圖2是解說(shuō)CMOS反相器的不例性布局的第一不圖。
[0019]圖3是解說(shuō)CMOS反相器的示例性布局的第二示圖。
[0020]圖4是解說(shuō)CMOS器件的第一組示例性布局的第一示圖。
[0021 ]圖5是解說(shuō)CMOS器件的第一組示例性布局的第二示圖。
[0022]圖6是解說(shuō)CMOS器件的第一組示例性布局的第三示圖。
[0023]圖7A是解說(shuō)CMOS器件的互連內(nèi)的電流流動(dòng)的示圖。
[0024 ]圖7B是圖7A的示圖的互連內(nèi)的電流流動(dòng)的圖示。
[0025]圖8是解說(shuō)CMOS器件的第二組示例性布局的第一示圖。
[0026 ]圖9A是解說(shuō)示例性CMOS器件的互連內(nèi)的電流流動(dòng)的第一圖示。
[0027 ]圖9B是解說(shuō)示例性CMOS器件的互連內(nèi)的電流流動(dòng)的第二圖示。
[0〇28]圖9C是圖9A和圖9B的示圖的互連內(nèi)的電流流動(dòng)的示圖。
[0029]圖10是解說(shuō)CMOS器件的第二組示例性布局的第二示圖。
[0030]圖11是解說(shuō)CMOS器件的第三組示例性布局的第一示圖。
[0031 ]圖12是解說(shuō)CMOS器件的第三組示例性布局的第二示圖。
[0032]圖13是解說(shuō)CMOS器件的第三組示例性布局的第三示圖。
[0033]圖14是用于布置CMOS器件的第一方法的流程圖。
[0034]圖15是用于操作CMOS器件的第一方法的流程圖。
[0035]圖16是用于布置CMOS器件的第二方法的流程圖。
[0036]圖17是用于操作CMOS器件的第二方法的流程圖。
[0037]詳細(xì)描述
[0038]以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無(wú)意表示可實(shí)踐本文所描述的概念的僅有配置。本詳細(xì)描述包括具體細(xì)節(jié)以提供對(duì)各種概念的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，沒(méi)有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以便避免淡化此類概念。裝置和方法將在以下詳細(xì)描述中進(jìn)行描述并可以在附圖中由各種框、模塊、組件、電路、步驟、過(guò)程、算法、元件等來(lái)解說(shuō)。
[0039]圖1是解說(shuō)CMOS反相器的示圖100XM0S反相器包括PM0S晶體管102和匪0S晶體管10LPM0S晶體管102的源極連接到Vd^PMOS晶體管的柵極連接到Vin以及NM0S晶體管104的柵極。PM0S晶體管的漏極連接到Vcmt以及NM0S晶體管104的漏極。匪0S晶體管104的源極連接至IJVss。匪0S晶體管104的柵極連接到Vin以及PM0S晶體管102的柵極。匪0S晶體管104的漏極連接到Vcmt以及PM0S晶體管102的漏極。PM0S晶體管102可包括并聯(lián)的多個(gè)PM0S晶體管，而W0S晶體管104可包括并聯(lián)的多個(gè)NM0S晶體管。PM0S和NM0S晶體管可通過(guò)互連集合來(lái)連接在一起，如上所述。當(dāng)輸入Vin是時(shí)鐘時(shí)，CMOS反相器可被稱為時(shí)鐘單元。時(shí)鐘單元能夠以作為Vin#的時(shí)鐘輸入的頻率的操作時(shí)鐘頻率f來(lái)操作。
[0040]當(dāng)ViJ人高轉(zhuǎn)變至低、PM0S晶體管102被導(dǎo)通且NM0S晶體管104被截止時(shí)的電流iP的均值以及當(dāng)ViJ人低轉(zhuǎn)變至高、PM0S晶體管102被截止且匪0S晶體管104被導(dǎo)通時(shí)的電流iN的均值可被稱為I ave。平均電流1 ave a C ( VDD-Vss ) fmax，其中C是Vcmt處的負(fù)載電容C 106，而f max是時(shí)鐘單元的最大操作時(shí)鐘頻率。為了維持EM遵從性，經(jīng)過(guò)互連的平均電流Iavg應(yīng)小于Imax。值I.是經(jīng)過(guò)或接觸金屬互連所允許的最大平均直流電(DC)以維持EM遵從性。值Imax取決于互連的寬度和長(zhǎng)度以及晶體