一種半導(dǎo)體器件及其制造方法和電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法和電子
目.ο
【背景技術(shù)】
[0002]在半導(dǎo)體技術(shù)領(lǐng)域中，由于消費(fèi)電子市場(chǎng)對(duì)移動(dòng)電子產(chǎn)品的需求不斷增加，閃存(Flash)存儲(chǔ)器成為了存儲(chǔ)器市場(chǎng)中成長(zhǎng)最快的部分。然而，隨著半導(dǎo)體技術(shù)工藝節(jié)點(diǎn)的不斷減小，尤其當(dāng)工藝節(jié)點(diǎn)發(fā)展到20nm及以下，閃存存儲(chǔ)器中隧道介電層的物理厚度遭受了極大的挑戰(zhàn)。
[0003]由于具有不僅適用于壓縮存儲(chǔ)而且可以采用相對(duì)簡(jiǎn)單的更適用于3D集成的工藝制造的優(yōu)勢(shì)，各種交叉點(diǎn)存儲(chǔ)器(cross-point memory)被視為閃存存儲(chǔ)器的接替者。
[0004]現(xiàn)有技術(shù)中提出了一種適于在交叉點(diǎn)存儲(chǔ)器陣列架構(gòu)中實(shí)施的機(jī)電二極管(electromechanical d1de)非易失性存儲(chǔ)(nonvolatile memory ;NVM)單兀，其結(jié)構(gòu)和工作原理如圖1A至圖1C所示。其中，圖1A、圖1B和圖1C均為該機(jī)電二極管非易失性存儲(chǔ)單元(簡(jiǎn)稱存儲(chǔ)單元)的剖視圖，圖1A用于示意該機(jī)電二極管非易失性存儲(chǔ)單元的初始狀態(tài)，圖1B用于示意該機(jī)電二極管非易失性存儲(chǔ)單元的編程原理，圖1C用于示意該機(jī)電二極管非易失性存儲(chǔ)單元的重置原理。
[0005]如圖1A所示，該機(jī)電二極管非易失性存儲(chǔ)單元包括在空間上交叉設(shè)置的位線(BL) 101和字線(WL) 102。其中，位線101的材料為低功函數(shù)的磷摻雜的多晶硅(N型)，字線102的材料為高功函數(shù)的硼摻雜的多晶硅(P型)。當(dāng)該機(jī)電二極管非易失性存儲(chǔ)單元未被編程時(shí)，位線101和字線102相交叉的位置被空氣間隙103分隔開，因此沒有電流流過該存儲(chǔ)單元。在圖1A中，位線101沿垂直紙面的方向延伸，字線102沿平行紙面的方向延伸。
[0006]在編程過程中，一個(gè)大于橫梁吸合電壓(beam pull-1n voltage)的反向偏置電壓脈沖(reverse-bias voltage pulse)被施加在字線102與位線101之間，從而產(chǎn)生一個(gè)促使字線102與位線101相接觸的靜電力(如圖1B中箭頭所示意)，于是字線102與位線101之間在交叉區(qū)域發(fā)生接觸形成二極管結(jié)構(gòu)，如圖1B所示。
[0007]為重置該存儲(chǔ)單元以使其恢復(fù)到初始狀態(tài)，可以在字線102與位線101之間施加正向偏置電壓脈沖(forward-bias voltage pulse)以產(chǎn)生抵消二極管結(jié)構(gòu)中的內(nèi)在靜電力的另一靜電力(如圖1C中箭頭所示意)，如圖1C所示。在施加正向偏置電壓脈沖之后，存儲(chǔ)單元將恢復(fù)至圖1A所示狀態(tài)。
[0008]一種采用上述機(jī)電二極管非易失性存儲(chǔ)單元的存儲(chǔ)器(也稱存儲(chǔ)器陣列或存儲(chǔ)器電路)的結(jié)構(gòu)如圖2所示。在圖2所示的存儲(chǔ)器中，處于位線BL’與字線WL’相交叉的位置的交叉點(diǎn)被選中。即，處于虛線框內(nèi)的存儲(chǔ)單元被選中。因此，該存儲(chǔ)單元形成一個(gè)二極管(d1de)，其他存儲(chǔ)單元處于開路重置狀態(tài)。當(dāng)存儲(chǔ)器被制造完成而未進(jìn)行任何設(shè)置時(shí)，所有的存儲(chǔ)單元將都處于開路重置狀態(tài)。
[0009]現(xiàn)有技術(shù)中的上述機(jī)電二極管非易失性存儲(chǔ)單元以及由該存儲(chǔ)單元構(gòu)成的存儲(chǔ)器，適用于壓縮存儲(chǔ)，而且可以采用相對(duì)簡(jiǎn)單的更適用于3D集成的工藝制造，因而具有廣闊的應(yīng)用前景。然而，由于位線101的材料采用低功函數(shù)的磷摻雜的多晶硅(N型)，字線102的材料采用高功函數(shù)的硼摻雜的多晶硅(P型)，導(dǎo)致位線101和字線102的均一性比較難以控制，會(huì)在一定程度上影響器件的性能。而且，制造位線101和字線102需要增加額外的離子注入工藝，往往導(dǎo)致生產(chǎn)效率比較低。
[0010]因此，為解決上述技術(shù)問題，有必要提出一種新的包括機(jī)電非易失性存儲(chǔ)器的半導(dǎo)體器件及其制造方法。

【發(fā)明內(nèi)容】

[0011]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件及其制造方法和電子裝置，該半導(dǎo)體器件包括機(jī)電非易失性存儲(chǔ)器，其中該機(jī)電非易失性存儲(chǔ)器中的位線的材料為TiAl，字線的材料為TiN，因而位線和字線的均一性比較容易控制，可以在一定程度上提高半導(dǎo)體器件的性能。
[0012]本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件，包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的絕緣層、位于所述絕緣層上的位線、位于所述位線兩側(cè)的側(cè)壁層以及位于所述側(cè)壁層上的字線，其中，所述側(cè)壁層高于所述位線，所述位線與所述字線在空間上交叉設(shè)置，所述位線的材料為TiAl，所述字線的材料為TiN。
[0013]可選地，當(dāng)所述位線與所述字線相交叉的位置所對(duì)應(yīng)的存儲(chǔ)單元未被編程時(shí)，所述位線與所述字線在所述相交叉的位置被空氣間隙分隔開。
[0014]可選地，當(dāng)所述位線與所述字線相交叉的位置所對(duì)應(yīng)的存儲(chǔ)單元被編程后，所述字線與所述位線在二者相交叉的區(qū)域相接觸從而形成二極管結(jié)構(gòu)。
[0015]可選地，所述半導(dǎo)體器件還包括高k金屬柵極晶體管，其中，所述高k金屬柵極晶體管包括TiAl功函數(shù)層和TiN功函數(shù)層，所述TiAl功函數(shù)層與所述位線在同一工藝中形成，所述TiN功函數(shù)層與所述字線在同一工藝中形成。
[0016]可選地，所述側(cè)壁層的材料包括氮化硅。
[0017]本發(fā)明的另一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制造方法，所述方法包括:
[0018]步驟SlOl:在半導(dǎo)體襯底上形成絕緣層，在所述絕緣層上形成用于形成位線的TiAl層，在所述TiAl層上形成犧牲層；
[0019]步驟S102:對(duì)所述犧牲層和所述TiAl層進(jìn)行刻蝕以形成位線，其中所述位線的上方保留有犧牲層；
[0020]步驟S103:形成覆蓋所述犧牲層和所述位線的側(cè)壁以及所述犧牲層的頂面的介電材料層，對(duì)所述介電材料層進(jìn)行刻蝕以形成位于所述犧牲層和所述位線的兩側(cè)的側(cè)壁層；
[0021]步驟S104:形成覆蓋所述犧牲層和所述側(cè)壁層的用于形成字線的TiN層，對(duì)所述TiN層進(jìn)行刻蝕以形成與所述位線在空間上交叉設(shè)置的字線；
[0022]步驟S105:去除所述犧牲層。
[0023]可選地，在所述步驟SlOl中，形成所述TiAl層的方法包括物理氣相沉積法。
[0024]可選地，在所述步驟SlOl中，所述TiAl層與位于所述半導(dǎo)體襯底的其他區(qū)域的晶體管的TiAl功函數(shù)層在同一工藝中形成。
[0025]可選地，在所述步驟SlOl中，所述犧牲層的材料包括多晶硅。
[0026]可選地，在所述步驟SlOl中，所述犧牲層的厚度為I O-1 OOnm。
[0027]可選地，在所述步驟S102中，所述刻蝕的方法包括反應(yīng)離子刻蝕。
[0028]可選地，在所述步驟S103中，所述介電材料層包括氮化硅，形成所述介電材料層的方法包括PECVD。
[0029]可選地，在所述步驟S104中，形成所述TiN層的方法包括原子層沉積法。
[0030]可選地，在所述步驟S104中，所述TiN層與位于所述半導(dǎo)體襯底的其他區(qū)域的晶體管的TiN功函數(shù)層在同一工藝中形成。
[0031]可選地，在所述步驟S104中，所述刻蝕的方法包括反應(yīng)離子刻蝕。
[0032]可選地，在所述步驟S105中，去除所述犧牲層的方法為各向同性的濕法刻蝕，所采用的刻蝕液包括順03、H2O和HF，其中HN03、H2O和HF三者的摩爾比為50:20:1。
[0033]本發(fā)明的再一個(gè)實(shí)施例提供一種電子裝置，其包括半導(dǎo)體器件以及與所述半導(dǎo)體器件相連接的電子組件，其中所述半導(dǎo)體器件包括半導(dǎo)體襯底、位于所述半導(dǎo)體襯底上的絕緣層、位于所述絕緣層上的位線、位于所述位線兩側(cè)的側(cè)壁層以及位于所述側(cè)壁層上的字線，其中，所述側(cè)壁層高于所述位線，所述位線與所述字線在空間上交叉設(shè)置，所述位線的材料為TiAl，所述字線的材料為TiN。
[0034]本發(fā)明的半導(dǎo)體器件，由于分別采用TiAl和TiN作為位線和字線，相對(duì)于現(xiàn)有技術(shù)中采用摻雜的多晶硅的方案，位線和字線的均一性更容易控制，因此可以在一定程度上提高半導(dǎo)體器件的性能。本發(fā)明的半導(dǎo)體器件的制造方法用于制造上述半導(dǎo)體器件，制得的半導(dǎo)體器件同樣具有上述優(yōu)點(diǎn)。本發(fā)明的電子裝置包括上述的半導(dǎo)體器件，因而同樣具有上述優(yōu)點(diǎn)。
【附圖說明】
[0035]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0036]附圖中:
[0037]圖1A為現(xiàn)有技術(shù)中的機(jī)電二極管非易失性存儲(chǔ)單元的初始狀態(tài)的剖視圖；
[0038]圖1B為現(xiàn)有技術(shù)中的機(jī)電二極管非易失性存儲(chǔ)單元的編程狀態(tài)的原理圖；
[0039]圖1C為現(xiàn)有技術(shù)中的機(jī)電二極管非易失性存儲(chǔ)單元的重置狀態(tài)的原理圖；
[0040]圖2為現(xiàn)有技術(shù)中的一種采用機(jī)電二極管非易失性存儲(chǔ)單元的存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0041]圖3為本發(fā)明實(shí)施例一的半導(dǎo)體器件的一種TJK意圖；
[0042]圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G和圖4H為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法的相關(guān)步驟形成的結(jié)構(gòu)的示意圖；
[0043]圖5為本發(fā)明實(shí)施例二的半導(dǎo)體器件的制造方法的一種流程圖。
【具體實(shí)施方式】
[0044]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然