Cmos器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造制造方法，特別是涉及一種CM0SFET器件金屬柵結(jié)構(gòu)與制造方法。
【背景技術(shù)】
[0002]從45nm CMOS集成電路工藝起始，隨著器件特征尺寸的不斷，為了抑制短溝道效應(yīng)，柵絕緣介質(zhì)層的等效氧化層厚度(EOT)必需同步減小。然而，超薄的常規(guī)氧化層或者氮氧化層將產(chǎn)生嚴(yán)重的柵漏電，因此傳統(tǒng)的多晶硅/S1N柵極堆疊結(jié)構(gòu)的體系不再適用于小尺寸器件。
[0003]一種解決方案是采用常規(guī)平面CMOS雙金屬柵集成工藝，典型的制造方法步驟如下:在POMS和NMOS區(qū)域分別形成假柵極堆疊結(jié)構(gòu)，在假柵極堆疊結(jié)構(gòu)兩側(cè)襯底上形成柵極側(cè)墻以及襯底中形成源漏區(qū)；在整個(gè)器件上旋涂層間介質(zhì)層(ILD)，選擇性去除假柵極堆疊結(jié)構(gòu)，分別在PMOS和NMOS區(qū)域中形成柵極溝槽；在所有柵極溝槽中沉積氧化硅的襯墊層(IL)和高介電常數(shù)(HK)的柵極絕緣層；在所有柵極溝槽中柵極絕緣層上依次沉積形成TiN的第一阻擋層(BRl) ,TaN的刻蝕停止層以及TiN的PMOS功函數(shù)金屬層；選擇性刻蝕去除NMOS區(qū)域中的TiN的PMOS功函數(shù)金屬層，停止在TaN的刻蝕停止層或者TiN的第一阻擋層上；在整個(gè)器件上依次沉積TiAl的NMOS功函數(shù)金屬層、TiN或Al的第三阻擋層、Al或W的填充層，CMP平坦化直至暴露ILD，隨后刻蝕源漏接觸孔完成器件電連接。在此過(guò)程中，由于NMOS的功函數(shù)層為TiAl，其中的Al離子有利于快速擴(kuò)散，可以有效擴(kuò)散到HK/BR1的界面附近，導(dǎo)致可以有效的控制NMOS功函數(shù)。但是這種沉積多個(gè)疊層然后再選擇性刻蝕去除的工藝使得PMOS區(qū)域堆疊的薄膜數(shù)目過(guò)多，柵極結(jié)構(gòu)極度復(fù)雜，在柵極長(zhǎng)度縮減的條件下，低電阻的填充層空間減少，容易造成填充不均勻、形成孔洞等問(wèn)題。
[0004]另一種抑制短溝道效應(yīng)的方案是采用鰭片場(chǎng)效應(yīng)晶體管(FinFET)結(jié)構(gòu)，典型的制造方法步驟如下:刻蝕襯底形成沿第一方向延伸分布的多個(gè)鰭片以及鰭片之間的溝槽；在鰭片之間溝槽中填充并且回刻蝕(etch-back)絕緣介質(zhì)形成淺溝槽隔離(STI);在露出STI的鰭片結(jié)構(gòu)上形成沿第二方向延伸分布的假柵極堆疊結(jié)構(gòu)；在假柵極堆疊結(jié)構(gòu)沿第一方向的兩側(cè)形成柵極側(cè)墻以及源漏區(qū)；沉積層間介質(zhì)層(ILD)覆蓋整個(gè)器件；選擇性刻蝕去除假柵極堆疊結(jié)構(gòu)，在ILD中留下柵極溝槽；在柵極溝槽中依次沉積HK/MG的柵極堆疊結(jié)構(gòu)。這種器件結(jié)構(gòu)通過(guò)立體溝道有效的實(shí)現(xiàn)了小尺寸器件并且保持了原有設(shè)計(jì)的電學(xué)性能。然而，F(xiàn)inFET金屬柵集成工藝?yán)^續(xù)沿用了平面的結(jié)構(gòu)與集成方法，立體溝道的形成使得柵極溝槽以及填充柵極溝槽形成的HK/MG柵極堆疊結(jié)構(gòu)的柵長(zhǎng)線寬持續(xù)減小、深寬比持續(xù)增大，在下一代器件集成中金屬的填充問(wèn)題變得越來(lái)越重要，急需新方法、新結(jié)構(gòu)以改善小尺寸器件金屬柵極的填充率。

【發(fā)明內(nèi)容】

[0005]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的CMOS金屬柵結(jié)構(gòu)及其制造方法，簡(jiǎn)化了 PMOS器件金屬柵堆疊結(jié)構(gòu)，提高了超短取代柵中金屬柵的填充率，極大提高短?hào)砰L(zhǎng)下MG的CMOS應(yīng)用性。
[0006]為此，本發(fā)明提供了一種CMOS器件，包括多個(gè)NMOS和多個(gè)PM0S，每個(gè)NMOS以及每個(gè)PMOS均包括在襯底上的由柵極絕緣層和柵極金屬層構(gòu)成的柵極堆疊、襯底中柵極堆疊兩側(cè)的源漏區(qū)、以及柵極堆疊下方的溝道區(qū)，其中，每個(gè)NMOS的柵極金屬層包括第一阻擋層、NMOS功函數(shù)調(diào)節(jié)層、第二阻擋層、以及填充層，每個(gè)PMOS的柵極金屬層包括第一阻擋層、第二阻擋層以及填充層。
[0007]其中，PMOS的柵極金屬層中的第二阻擋層同時(shí)作為PMOS功函數(shù)調(diào)節(jié)層。
[0008]其中，第一和/或第二阻擋層材質(zhì)為TiN。
[0009]其中，NMOS功函數(shù)調(diào)節(jié)層的材質(zhì)包括TiC、TiAl、TiAlC的任一種及其組合。
[0010]其中，在每個(gè)NMOS和每個(gè)PMOS的柵極金屬層中，第一阻擋層上還包括刻蝕停止層。
[0011]其中，PMOS柵極金屬層中刻蝕停止層的厚度小于NMOS柵極金屬層中刻蝕停止層的厚度。
[0012]其中，填充層的材質(zhì)為選自Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、
Eu、Nd、Er、La的金屬單質(zhì)、或這些金屬的合金以及這些金屬的氮化物。
[0013]本發(fā)明還提供了一種CMOS器件制造方法，包括:在襯底上形成多個(gè)假柵極堆疊結(jié)構(gòu)；在每個(gè)假柵極堆疊結(jié)構(gòu)兩側(cè)形成柵極側(cè)墻和源漏區(qū)；在襯底上形成層間介質(zhì)層；去除多個(gè)假柵極堆疊結(jié)構(gòu)，在層間介質(zhì)層中留下多個(gè)NMOS柵極溝槽和多個(gè)PMOS柵極溝槽；在每個(gè)NMOS柵極溝槽和每個(gè)PMOS柵極溝槽中形成柵極絕緣層；在多個(gè)NMOS柵極溝槽和多個(gè)PMOS柵極溝槽中柵極絕緣層上依次形成第一阻擋層、刻蝕停止層、和NMOS功函數(shù)調(diào)節(jié)層；選擇性刻蝕去除多個(gè)PMOS柵極溝槽中的NMOS功函數(shù)調(diào)節(jié)層；在多個(gè)NMOS柵極溝槽和多個(gè)PMOS柵極溝槽中依次形成第二阻擋層、以及填充層。
[0014]其中，選擇性刻蝕去除多個(gè)PMOS柵極溝槽中的NMOS功函數(shù)調(diào)節(jié)層的步驟進(jìn)一步包括:在多個(gè)NMOS柵極溝槽中形成臨時(shí)填充層，暴露多個(gè)PMOS柵極溝槽中的NMOS功函數(shù)調(diào)節(jié)層；執(zhí)行刻蝕工藝，完全去除多個(gè)PMOS柵極溝槽中的NMOS功函數(shù)調(diào)節(jié)層。
[0015]其中，執(zhí)行刻蝕工藝期間，過(guò)刻蝕以使得多個(gè)PMOS柵極溝槽中的刻蝕停止層厚度小于多個(gè)NMOS柵極溝槽中的刻蝕停止層厚度。
[0016]其中，PMOS柵極溝槽中的第二阻擋層同時(shí)作為PMOS功函數(shù)調(diào)節(jié)層。
[0017]其中，第一和/或第二阻擋層材質(zhì)為TiN。
[0018]其中，NMOS功函數(shù)調(diào)節(jié)層的材質(zhì)包括TiC、TiAl、TiAlC的任一種及其組合。
[0019]其中，填充層的材質(zhì)為選自Co、N1、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、T1、Hf、Zr、W、Ir、Eu、Nd、Er、La的金屬單質(zhì)、或這些金屬的合金以及這些金屬的氮化物。
[0020]依照本發(fā)明的半導(dǎo)體器件及其制造方法，在PMOS區(qū)域中以較厚的頂部阻擋層作為PMOS功函數(shù)調(diào)節(jié)層，簡(jiǎn)化了 PMOS器件金屬柵堆疊結(jié)構(gòu)，提高了超短取代柵中金屬柵的填充率，極大提高短?hào)砰L(zhǎng)下MG的CMOS應(yīng)用性。
【附圖說(shuō)明】
[0021]以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中:
[0022]圖1至圖2為依照本發(fā)明的FinFET制造方法各步驟的示意圖；
[0023]圖3A至圖3C為圖2所示步驟的局部放大示意圖；以及
[0024]圖4為依照本發(fā)明的FinFET器件結(jié)構(gòu)透視圖。
【具體實(shí)施方式】
[0025]以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開(kāi)了有效提高金屬柵填充率以及高效調(diào)整金屬功函數(shù)的半導(dǎo)體器件及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語(yǔ)“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0026]值得注意的是，以下各個(gè)附圖中上部部分為器件沿圖4中第一方向(鰭片延伸方向，源漏延伸方向，也即Y-Y’軸線)的剖視圖，中間部分為器件沿第二方向(柵極堆疊延伸方向，垂直于第一方向，也即X-X’軸線)的柵極堆疊中線的剖視圖，下部部分為器件沿平行于第二方向且位于柵極堆疊之外(第一方向上具有一定距離)位置處(也即Χ1-ΧΓ軸線)獲得的剖視圖。此外，值得注意的是，雖然本發(fā)明的實(shí)施例以及附圖僅示出了 FinFET器件的制造工藝，但是在本發(fā)明另外的實(shí)施例中，本發(fā)明公開(kāi)的金屬柵集成工藝(參見(jiàn)附圖3A至圖3C)也可以適用于平面CMOS器