一種高壓功率器件終端的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明涉及一種高壓功率器件終端的制作方法。
【背景技術(shù)】
[0002] 現(xiàn)代功率器件的基本要求是能夠耐高壓且大電流工作。其中，硅基功率M0SFET通 常是通過并聯(lián)大量的M0S單元形成寬長比大的M0S功率器件，以保證實現(xiàn)大電流工作。但是， 對于高壓工作的M0SFET來說，位于器件中間的各并聯(lián)M0S單元間的表面電壓大致相同，而位 于邊界（即終端）的M0S單元與襯底表面的電壓卻相差很大，往往引起表面電場過于集中造 成了器件的邊緣擊穿。因此，為了保證硅基功率M0SFET能夠在高壓下正常工作，通常需要在 器件邊界處采取措施即結(jié)終端保護技術(shù)，來減小表面電場強度，提高M0S功率器件PN結(jié)擊穿 電壓。
[0003]目前結(jié)終端保護技術(shù)主要有場扳（Field Plate，簡稱FP)、場限環(huán)（Field Limiting Ring,簡稱FLR)、結(jié)終端擴展(Junction Termination Extention,簡稱JTE)和橫 向變摻雜(Variation of Lateral Doping,簡稱VLD)等。其中，F(xiàn)P和FLR組合使用是一種改 善表面擊穿特性常用的有效方法。FP可以有效地抑制表面電荷引起的低擊穿，F(xiàn)LR則可以減 緩平面結(jié)曲率效應(yīng)造成的PN結(jié)擊穿，并且它們結(jié)構(gòu)簡單，工藝兼容性好，F(xiàn)P和FLR的結(jié)合使 用顯然可以提高功率M0SFET的整體耐壓性能。
[0004]利用結(jié)終端擴展和橫向變摻雜可以用較小的終端面積(相對于場限環(huán)而言）獲得 較高的平面結(jié)擊穿電壓。但也有明顯的缺點，無論是結(jié)終端擴展還是橫向變摻雜，從實際結(jié) 構(gòu)看它們都增加了 PN結(jié)面積，所以反向漏電流和結(jié)電容都會增大，與場限環(huán)技術(shù)一樣，對于 界面電荷也是非常敏感的。因此這兩種結(jié)終端技術(shù)中表面鈍化及面電荷防止技術(shù)都非常關(guān) 鍵，否則會引起擊穿電壓的下降，難以得到好的重復(fù)性，不利于大規(guī)模生產(chǎn)。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明為解決上述問題，提供了一種高壓功率器件終端的制作方法。
[0006] 為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案為：
[0007] -種高壓功率器件終端的制作方法，包括以下步驟：
[0008] S01:提供一襯底；
[0009] S02:在所述襯底上生長第一絕緣區(qū)（4);
[0010] S03:利用濕法刻蝕，留下所述第一絕緣區(qū)（4)的右側(cè)部分；
[0011] S04:在所述襯底和第一絕緣區(qū)（4)上生長第二絕緣區(qū)（5);
[0012] S05:在所述第二絕緣區(qū)（5)上注入B，并擴散形成P-漂移區(qū)（2);
[0013] S06:利用光刻刻蝕，留下所述第二絕緣區(qū)（5)的中部和右側(cè)部分；
[0014] S07:在所述第二絕緣區(qū)（5)上注入B+，形成p+基區(qū)（3);
[0015] S08:進行金屬連線的制作，形成源電極(6)。
[0016] 優(yōu)選的，所述第一絕緣區(qū)(4)和第二絕緣區(qū)（5)均為二氧化硅絕緣區(qū)。
[0017] 優(yōu)選的，所述第一絕緣區(qū)（4)厚度為lum〇
[0018] 優(yōu)選的，所述第二絕緣區(qū)（5)厚度為,)〇〇〇Λ。
[0019] 優(yōu)選的，所述步驟S05中，注入Β劑量為lel3,能量為160kev。
[0020] 優(yōu)選的，所述步驟S07中，注入B+劑量為3el3,能量為60kev。
[0021] 優(yōu)選的，所述步驟S08中，先在表面淀積一層4um厚的AL，然后用光刻和腐蝕的工藝 腐蝕出AL的連線形貌，形成源電極(6)。
[0022]本發(fā)明的有益效果是：
[0023] 本發(fā)明有利于減小終端注入對硅襯底造成的缺陷，從而提高了器件的可靠性。
【附圖說明】
[0024] 此處所說明的附圖用來提供對本發(fā)明的進一步理解，構(gòu)成本發(fā)明的一部分，本發(fā) 明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當限定。在附圖中：
[0025] 圖1為本發(fā)明制作流程圖；
[0026] 圖2為本發(fā)明結(jié)構(gòu)不意圖；
[0027] 圖示說明：η-漂移區(qū)-l;p-漂移區(qū)-2;p+基區(qū)-3;第一絕緣區(qū)-4;第二絕緣區(qū)-5;源 電極-6。
【具體實施方式】
[0028] 為了使本發(fā)明所要解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚、明白，以下結(jié) 合附圖和實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅用 以解釋本發(fā)明，并不用于限定本發(fā)明。
[0029] 如圖1和圖2所示，本發(fā)明提供一種高壓功率器件終端的制作方法，包括以下步驟：
[0030] S01:提供一襯底，即η-漂移區(qū)（1);
[0031] S02:在所述襯底上生長第一絕緣區(qū)（4);
[0032] S03:利用濕法刻蝕，留下所述第一絕緣區(qū)（4)的右側(cè)部分；
[0033] S04:在所述襯底和第一絕緣區(qū)（4)上生長第二絕緣區(qū)（5);
[0034] S05:在所述第二絕緣區(qū)（5)上注入Β，并擴散形成ρ-漂移區(qū)（2);
[0035] S06:利用光刻刻蝕，留下所述第二絕緣區(qū)（5)的中部和右側(cè)部分；
[0036] S07:在所述第二絕緣區(qū)（5)和ρ-漂移區(qū)（2)上帶膠（光刻膠)注入Β+，形成ρ+基區(qū) (3)；
[0037] S08:進行金屬連線的制作，形成源電極(6)。
[0038] 優(yōu)選的，所述第一絕緣區(qū)（4)和第二絕緣區(qū)（5)均為二氧化硅絕緣區(qū)，所述第一絕 緣區(qū)（4)厚度為lum，所述第二絕緣區(qū)（5)厚度為3000Λ。
[0039] 為了實現(xiàn)本發(fā)明的目的，所述步驟S05中，注入B劑量為1 e 13，能量為160kev，所述 步驟S07中，注入B+劑量為3el3，能量為60kev，所述步驟S08中，先在芯片表面淀積一層4um 厚的AL，然后用光刻和腐蝕的工藝腐蝕出AL的連線形貌，形成源電極(6)。
[0040]本發(fā)明中，第一絕緣區(qū)和第二絕緣區(qū)氧化層的厚度比較關(guān)鍵，做到能使前面的注 入能注進去，后面厚氧的地方注不進去。
[0041]上述說明示出并描述了本發(fā)明的優(yōu)選實施例，如前所述，應(yīng)當理解本發(fā)明并非局 限于本文所披露的形式，不應(yīng)看作是對其他實施例的排除，而可用于各種其他組合、修改和 環(huán)境，并能夠在本文所述發(fā)明構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進行改 動。而本領(lǐng)域人員所進行的改動和變化不脫離本發(fā)明的精神和范圍，則都應(yīng)在本發(fā)明所附 權(quán)利要求的保護范圍內(nèi)。
【主權(quán)項】
1. 一種高壓功率器件終端的制作方法，其特征在于，包括W下步驟： SOI:提供一襯底； S02:在所述襯底上生長第一絕緣區(qū)（4); S03:利用濕法刻蝕，留下所述第一絕緣區(qū)（4)的右側(cè)部分； S04:在所述襯底和第一絕緣區(qū)(4)上生長第二絕緣區(qū)巧）； S05:在所述第二絕緣區(qū)巧)上注入B，并擴散形成P-漂移區(qū)（2); S06:利用光刻刻蝕，留下所述第二絕緣區(qū)巧)的中部和右側(cè)部分； S07:在所述第二絕緣區(qū)巧)上注入化，形成P+基區(qū)（3); S08:進行金屬連線的制作，形成源電極(6)。2. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于:所述第一絕 緣區(qū)（4)和第二絕緣區(qū)（5)均為二氧化娃絕緣區(qū)。3. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于:所述第一絕 緣區(qū)(4)厚度為1皿。4. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于:所述第二絕 緣區(qū)(5)厚度為孤ooL:5. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于：所述步驟 S05中，注入B劑量為1613，能量為1601?5乂。6. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于：所述步驟 S07中，注入化劑量為3e 13，能量為60kev。7. 根據(jù)權(quán)利要求1所述的一種高壓功率器件終端的制作方法，其特征在于：所述步驟 S08中，先在表面淀積一層4um厚的AL，然后用光刻和腐蝕的工藝腐蝕出AL的連線形貌，形成 源電極(6)。
【專利摘要】本發(fā)明公開一種高壓功率器件終端的制作方法，包括以下步驟：S01：提供一襯底；S02：在所述襯底上生長第一絕緣區(qū)；S03：利用濕法刻蝕，留下所述第一絕緣區(qū)的右側(cè)部分；S04：在所述襯底和第一絕緣區(qū)上生長第二絕緣區(qū)；S05：在所述第二絕緣區(qū)上注入B,并擴散形成p-漂移區(qū)；S06：利用光刻刻蝕，留下所述第二絕緣區(qū)的中部和右側(cè)部分；S07：在所述第二絕緣區(qū)上注入B+，形成p+基區(qū)；S08：進行金屬連線的制作，形成源電極。本發(fā)明有利于減小終端注入對硅襯底造成的缺陷，從而提高了器件的可靠性。
【IPC分類】H01L21/336
【公開號】CN105551961
【申請?zhí)枴緾N201510873937
【發(fā)明人】陳利, 徐承福, 高耿輝, 姜帆
【申請人】廈門元順微電子技術(shù)有限公司, 大連連順電子有限公司, 友順科技股份有限公司
【公開日】2016年5月4日
【申請日】2015年12月3日