一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目.ο
【背景技術(shù)】
[0002]在半導(dǎo)體制程中，在同一塊晶圓上形成有多個(gè)芯片(die)。各芯片之間通過(guò)縱橫交錯(cuò)的劃片線(scribe line，也稱(chēng)切割道)區(qū)域進(jìn)行劃分。沿著劃片線區(qū)域?qū)A進(jìn)行切割以形成單個(gè)芯片，然后將這些芯片做成功能各異的半導(dǎo)體封裝結(jié)構(gòu)。但是，在將晶圓切割成單個(gè)芯片時(shí)，有時(shí)位于劃片線周邊的芯片區(qū)域會(huì)受到機(jī)械的沖擊，從而造成在分割開(kāi)的芯片的切割剖面上產(chǎn)生局部的裂紋和碎片。此現(xiàn)象在劃片線區(qū)域的相交之處尤為明顯。并且，在粗糙的芯片邊緣處的裂紋又易于擴(kuò)展至芯片內(nèi)部，從而導(dǎo)致芯片劣化或失效。此外，在分割開(kāi)的芯片的側(cè)面會(huì)暴露出層間介電層，水分、濕氣等可能從此處侵入芯片內(nèi)部，同樣會(huì)造成芯片的誤操作和破壞。
[0003]為解決以上問(wèn)題，現(xiàn)有技術(shù)中采用密封環(huán)(seal ring)對(duì)芯片進(jìn)行保護(hù)。密封環(huán)通常形成于晶圓的每一個(gè)芯片的劃片線和集成電路的周?chē)鷧^(qū)域之間。密封環(huán)由介電層和金屬層交錯(cuò)堆棧構(gòu)成，且上述金屬層利用穿過(guò)上述介電層的導(dǎo)電通孔做內(nèi)部互連。當(dāng)沿著劃片線進(jìn)行晶圓切割工藝時(shí)，密封環(huán)可以阻擋上述由晶圓切割工藝造成的從劃片線至集成電路的不想要的應(yīng)力破裂。并且，密封環(huán)可以阻擋水氣滲透或例如含酸物、含堿物或污染源的擴(kuò)散的化學(xué)損害。
[0004]圖1示出了晶圓100的一部分的示意性剖面圖。參考圖1，晶圓100上形成有密封環(huán)101和集成電路芯片102。密封環(huán)101的左側(cè)形成有劃片線區(qū)域。密封環(huán)101在晶圓100上占據(jù)了一定量的空間。目前集成電路芯片封裝的發(fā)展趨勢(shì)是越來(lái)越輕小化，而密封環(huán)所占空間較大，將不利于降低芯片的成本。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有器件層，其中所述器件層包括多個(gè)芯片區(qū)域，所述芯片區(qū)域之間不具有密封環(huán)且以劃片線區(qū)域相互隔開(kāi)；刻蝕所述器件層和所述半導(dǎo)體襯底的至少一部分，以在所述劃片線區(qū)域形成溝槽；以及在所述溝槽中和所述器件層上形成鈍化層。
[0006]可選地，所述芯片區(qū)域包括焊墊，所述方法進(jìn)一步包括:在形成所述鈍化層之后，刻蝕所述鈍化層以暴露所述溝槽底部的所述半導(dǎo)體襯底和所述焊墊。
[0007]可選地，刻蝕所述鈍化層的步驟包括:在所述鈍化層上形成干膜層；圖案化所述干膜層；以所述干膜層為掩膜刻蝕所述鈍化層；以及移除所述干膜層。
[0008]可選地，所述干膜層為包括光阻層的多層膜結(jié)構(gòu)。
[0009]可選地，采用干式反應(yīng)離子刻蝕(DRIE)工藝刻蝕所述器件層和所述半導(dǎo)體襯底的至少一部分。
[0010]可選地，采用激光刻蝕工藝刻蝕所述器件層和所述半導(dǎo)體襯底的至少一部分。
[0011]根據(jù)本發(fā)明的另一方面，提供了一種根據(jù)上述方法制造的半導(dǎo)體器件。
[0012]根據(jù)本發(fā)明的又一方面，提供了一種電子裝置，包括根據(jù)上述方法制造的所述半導(dǎo)體器件。
[0013]根據(jù)本發(fā)明提供的半導(dǎo)體器件的制造方法，在晶圓制造工藝中，采用鈍化層來(lái)取代密封環(huán)。在芯片區(qū)域的側(cè)墻上形成的鈍化層可以起到隔離和保護(hù)的作用。在分割集成電路芯片時(shí)，鈍化層可以阻擋機(jī)械應(yīng)力造成的芯片破裂，并且可以阻擋水氣或其他污染源對(duì)芯片造成的化學(xué)損害。因此，鈍化層可以增強(qiáng)集成電路芯片的可靠性。此外，與密封環(huán)相比，這種在溝槽中形成鈍化層的保護(hù)結(jié)構(gòu)所占據(jù)的空間較小，因此可以增加單個(gè)晶圓上所形成的芯片的數(shù)量，從而可以降低芯片成本。
[0014]為了使本發(fā)明的目的、特征和優(yōu)點(diǎn)更明顯易懂，特舉較佳實(shí)施例，并結(jié)合附圖，做詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0015]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中:
[0016]圖1示出現(xiàn)有技術(shù)的晶圓的一部分的示意性剖面圖；
[0017]圖2a_2d示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的示意性剖面圖；以及
[0018]圖3示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖。
【具體實(shí)施方式】
[0019]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0020]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件的制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0021]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書(shū)中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0022]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q(chēng)為“在...上”、“與...相鄰”、“連接至『或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由稀⑴c之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱(chēng)為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?br>[0023]實(shí)施例一
[0024]下面，參照?qǐng)D2a_2d以及圖3來(lái)描述本發(fā)明提出的半導(dǎo)體器件的制造方法的詳細(xì)步驟。圖2a-2d示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的示意性剖面圖。
[0025]首先，參考圖2a，提供半導(dǎo)體襯底201，所述半導(dǎo)體襯底201上形成有器件層202，其中所述器件層202包括多個(gè)芯片區(qū)域203，所述芯片區(qū)域之間不具有密封環(huán)且以劃片線區(qū)域(未示出)相互隔開(kāi)。為了簡(jiǎn)化，圖2a-2d僅示出了一個(gè)芯片區(qū)域203，所述劃片線區(qū)域位于所述芯片區(qū)域203左側(cè)，但本發(fā)明不限于此。
[0026]所述半導(dǎo)體襯底201的構(gòu)成材料可以是以下所提到的材料中的至少一種:娃、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在本發(fā)明的一個(gè)實(shí)施例中，所述半導(dǎo)體襯底201為單晶5圭襯底。
[0027]所述芯片區(qū)域203中可以包括各種器件結(jié)構(gòu)。所述器件結(jié)構(gòu)可以是由若干個(gè)金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFETs)以及電容、電阻等其他器件通過(guò)合金互聯(lián)形成的集成電路，也可以是其他集成電路領(lǐng)域內(nèi)常見(jiàn)的半導(dǎo)體器件，例如雙極器件或者功率器件等，這些晶體管、電容和/或電阻等可以通過(guò)互連層互連到附加的有源電路，或者可以不通過(guò)互連層互連到附加的有源電路。在一個(gè)實(shí)施例中，所述芯片區(qū)域203中包括焊墊204。焊墊204包含導(dǎo)電材料，諸如鋁、鋁合金、銅、銅合金、或其組合物。
[0028]所述器件層202可以包括介電層、摻雜層、和/或多晶娃層。所述器件層202的最上方通常形成有一保護(hù)層205，用于吸收或釋放由襯底的封裝產(chǎn)生的熱應(yīng)力或機(jī)械應(yīng)力。可通過(guò)諸如化學(xué)氣相沉積(CVD)的適用的沉積技術(shù)形成保護(hù)層205。保護(hù)層205可以包括一個(gè)或多個(gè)層，諸如氧化物、未摻雜的硅玻璃(USG)、氮化硅(SiN)、二氧化硅(S12)或氮氧化硅