一選擇柵極端子SGl可以電連接至第一字線WLl，并且第二選擇晶體管622的第二選擇柵極端子SG2可以電連接至第二字線WL2。
[0118]第一儲(chǔ)存晶體管611可以耦接在通用的源極端子S與第一連接端子Jl之間。第二儲(chǔ)存晶體管612可以耦接在通用的源極端子S與第二連接端子J2之間。通用的源極端子S可以對(duì)應(yīng)于第一雜質(zhì)結(jié)區(qū)域541，并且第一儲(chǔ)存晶體管611可以和第二儲(chǔ)存晶體管612共用通用的源極端子S。通用的源極端子S可以電連接至源極線SL。第一連接端子Jl可以對(duì)應(yīng)于第四雜質(zhì)結(jié)區(qū)域544。第一儲(chǔ)存晶體管611可以和第一選擇晶體管621共用第一連接端子J1。第二連接端子J2可以對(duì)應(yīng)于第五雜質(zhì)結(jié)區(qū)域545。第二儲(chǔ)存晶體管612可以和第二選擇晶體管622共用第二連接端子J2。
[0119]第一選擇晶體管621可以耦接在第一漏極端子Dl與第一連接端子Jl之間。第一漏極端子Dl可以對(duì)應(yīng)于第二雜質(zhì)結(jié)區(qū)域542。第二選擇晶體管622可以耦接在第二漏極端子D2與第二連接端子J2之間。第二漏極端子D2可以對(duì)應(yīng)于第三雜質(zhì)結(jié)區(qū)域543。第一及第二選擇晶體管621及622的第一及第二漏極端子Dl及D2可以共同電連接至位線BL。
[0120]對(duì)應(yīng)于寄生電容性構(gòu)件的第一及第三電容器Cl及C3可被設(shè)置在第一字線WLl與第一浮動(dòng)?xùn)艠OFGl之間，并且可以并聯(lián)耦接在第一字線WLl與第一浮動(dòng)?xùn)艠OFGl之間。對(duì)應(yīng)于寄生電容性構(gòu)件的第五電容器C5可以耦接在第二字線WL2與第一浮動(dòng)?xùn)艠OFGl之間。第一、第三及第五電容器Cl、C3及C5可以并聯(lián)耦接至第一浮動(dòng)?xùn)艠OFGl。因此，當(dāng)某一電壓被施加至第一字線WLl時(shí)，耦合電壓可以利用第一及第三電容器Cl及C3的電容性耦合而被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl處。換言之，在第一浮動(dòng)?xùn)艠OFGl處所感應(yīng)的耦合電壓可以利用被并聯(lián)耦接在第一字線WLl與第一浮動(dòng)?xùn)艠OFGl之間的第一及第三電容器Cl及C3的電容的總和來加以決定。
[0121]對(duì)應(yīng)于寄生電容性構(gòu)件的第二及第四電容器C2及C4可被設(shè)置在第二字線WL2與第二浮動(dòng)?xùn)艠OFG2之間，并且可以并聯(lián)耦接在第二字線WL2與第二浮動(dòng)?xùn)艠OFG2之間。對(duì)應(yīng)于寄生電容性構(gòu)件的第六電容器C6可以耦接在第一字線WLl與第二浮動(dòng)?xùn)艠OFG2之間。第二、第四及第六電容器C2、C4及C6可以并聯(lián)耦接至第二浮動(dòng)?xùn)艠OFG2。因此，當(dāng)某一電壓被施加至第二字線WL2時(shí)，耦合電壓可以利用第二及第四電容器C2及C4的電容性耦合而被感應(yīng)在第二浮動(dòng)?xùn)艠OFG2處。換言之，在第二浮動(dòng)?xùn)艠OFG2處所感應(yīng)的耦合電壓可以利用被并聯(lián)耦接在第二字線WL2與第二浮動(dòng)?xùn)艠OFG2之間的第二及第四電容器C2及C4的電容的總和來加以決定。
[0122]圖18是示出圖17所示的單位單元的編程操作的電路圖。根據(jù)本實(shí)施例的編程操作可以利用熱載流子注入機(jī)制來加以執(zhí)行。
[0123]參照?qǐng)D14、圖15、圖16及圖18，正編程電壓+Vpp以及正編程源極線電壓+Vpsl可以分別施加至第一字線WLl和源極線SL，以對(duì)單位單元的第一操作單元601編程。此外，第二字線WL2以及位線BL可以接地，以對(duì)單位單元的第一操作單元601編程。盡管未在附圖中圖示，第一及第二儲(chǔ)存晶體管611及612以及第一及第二選擇晶體管621及622的本體(例如，基板510)也可以接地，以對(duì)單位單元的第一操作單元601編程。在某些實(shí)施例中，正編程電壓+Vpp可以大約為8V，并且正編程源極線電壓+Vpsl可以大約為4V。
[0124]正編程電壓+Vpp可以通過第一字線WLl而被施加至第一選擇柵極端子SGl (即，第一選擇柵極主線581a)，據(jù)此使第一選擇晶體管621導(dǎo)通。當(dāng)?shù)谝贿x擇晶體管621被導(dǎo)通時(shí)，被施加至位線BL的接地電壓的電位可以通過第一漏極端子Dl (即，第二雜質(zhì)結(jié)區(qū)域542)而被傳輸至第一連接端子Jl (即，第四雜質(zhì)結(jié)區(qū)域544)。當(dāng)正編程電壓+Vpp被施加至第一字線WLl時(shí)，耦合電壓可以利用被并聯(lián)耦接在第一字線WLl與第一浮動(dòng)?xùn)艠OFGl之間的第一及第三電容器Cl及C3的電容性耦合而被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處。在此例中，第一儲(chǔ)存晶體管611可以響應(yīng)于其閾值電壓以及在第一浮動(dòng)?xùn)艠OFGl處所感應(yīng)的耦合電壓而被導(dǎo)通或關(guān)斷。當(dāng)?shù)谝粌?chǔ)存晶體管611被導(dǎo)通時(shí)，反轉(zhuǎn)通道可被形成在通用的源極端子S( S卩，第一雜質(zhì)結(jié)區(qū)域541)與第一連接端子Jl( S卩，第四雜質(zhì)結(jié)區(qū)域544)之間。
[0125]因?yàn)楸皇┘又镣ㄓ玫脑礃O端子S的正編程源極線電壓+Vpsl高于被施加至第一連接端子Jl的接地電壓，因此第一儲(chǔ)存晶體管611的反轉(zhuǎn)通道可以在通用的源極端子S (即，第一雜質(zhì)結(jié)區(qū)域541)的附近被夾止，以在反轉(zhuǎn)通道以及第一雜質(zhì)結(jié)區(qū)域541之間產(chǎn)生強(qiáng)的水平電場(chǎng)。由于在第一儲(chǔ)存晶體管611的反轉(zhuǎn)通道與第一雜質(zhì)結(jié)區(qū)域541之間的強(qiáng)的水平電場(chǎng)，熱電子可被產(chǎn)生在通用的源極端子S(即，第一雜質(zhì)結(jié)區(qū)域541)的附近，并且因?yàn)槔迷诘谝桓?dòng)?xùn)艠O端子FGl (即，第一單層?xùn)艠O561)處所感應(yīng)的耦合電壓所產(chǎn)生的垂直電場(chǎng)，因此熱電子可以穿過第一柵極絕緣層551而被注入到第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)中。因此，第一儲(chǔ)存晶體管611可被編程。
[0126]由于接地電壓是通過第二字線WL2而被施加至第二選擇柵極端子SG2 ( S卩，第二選擇柵極主線582a)，因此第二選擇晶體管622可被關(guān)斷。當(dāng)?shù)诙x擇晶體管622被關(guān)斷時(shí)，被施加至位線BL的接地電壓的電位無法通過第二漏極端子D2(即，第三雜質(zhì)結(jié)區(qū)域543)而被傳輸至第二連接端子J2(即，第五雜質(zhì)結(jié)區(qū)域545)。換言之，第二連接端子J2(即，第五雜質(zhì)結(jié)區(qū)域545)可以浮接。此外，因?yàn)榈诙志€WL2是接地的，而且基板510也是接地的，因此在第二浮動(dòng)?xùn)艠OFG2處所感應(yīng)的電壓不會(huì)受到第二及第四電容器C2及C4的電容性耦合的影響。因此，沒有熱電子可被產(chǎn)生在與第二儲(chǔ)存晶體管612的第二單層?xùn)艠O562(即，第二浮動(dòng)?xùn)艠OFG2)相鄰的第一雜質(zhì)結(jié)區(qū)域541附近。于是，沒有電子被注入到第二儲(chǔ)存晶體管612的第二單層?xùn)艠O562 (即，第二浮動(dòng)?xùn)艠OFG2)中。因此，第二操作單元602不會(huì)被編程。
[0127]當(dāng)正編程電壓+Vpp被施加至第一字線WLl時(shí)，耦合電壓可以利用被耦接在第二單層?xùn)艠O562與第一字線WLl之間的第六電容器C6的電容性耦合而被感應(yīng)在第二單層?xùn)艠O562 ( S卩，第二浮動(dòng)?xùn)艠OFG2)處。然而，只利用第六電容器C6而被感應(yīng)在第二單層?xùn)艠O562處的耦合電壓可能低于第二儲(chǔ)存晶體管612的閾值電壓，并且可以通過調(diào)整被施加至第一字線WLl的正編程電壓+Vpp的大小來加以控制。即使只利用第六電容器C6而被感應(yīng)在第二單層?xùn)艠O562處的耦合電壓高于第二儲(chǔ)存晶體管612的閾值電壓，第二儲(chǔ)存晶體管612也不會(huì)被編程，因?yàn)榈诙B接端子J2(即，第五雜質(zhì)結(jié)區(qū)域545)是浮接的。
[0128]盡管本實(shí)施例是結(jié)合單位單元的第一操作單元601被選擇性地編程的例子來加以描述的，但是第二操作單元602也可以通過交換被施加至第一及第二字線WLl及WL2的電壓而被選擇性地編程。當(dāng)正編程電壓+Vpp被施加第一及第二字線WLl及WL2雙方時(shí)，第一及第二操作單元601及602中的一個(gè)可被用作冗余(redundancy)單元。
[0129]圖19是示出圖17所示的單位單元的擦除操作的電路圖。根據(jù)本實(shí)施例的擦除操作可以利用帶間隧穿(BTBT)機(jī)制來執(zhí)行。
[0130]參照?qǐng)D14、圖15、圖16及圖19，為了擦除儲(chǔ)存在單位單元的第一及第二操作單元601及602中的數(shù)據(jù)，負(fù)擦除電壓-Vee可被施加至第一及第二字線WLl及WL2，并且正擦除源極線電壓+Vesl可被施加至源極線SL。此外，位線BL可以接地，以擦除儲(chǔ)存在單位單元的第一及第二操作單元601及602中的數(shù)據(jù)。盡管未在附圖中示出，第一及第二儲(chǔ)存晶體管611及612以及第一及第二選擇晶體管621及622的本體(例如，基板510)也可以接地，以擦除儲(chǔ)存在單位單元的第一及第二操作單元601及602中的數(shù)據(jù)。在某些實(shí)施例中，負(fù)擦除電壓-Vee可以大約為-8V，并且正擦除源極線電壓+Vesl可以大約為5.5V。
[0131]當(dāng)負(fù)擦除電壓-Vee被施加至第一及第二字線WLl及WL2時(shí)，負(fù)耦合電壓可以利用第一、第三及第五電容器Cl、C3及C5的電容性耦合而被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處。類似地，當(dāng)負(fù)擦除電壓-Vee被施加至第一及第二字線WLl及WL2時(shí)，負(fù)耦合電壓也可以利用第二、第四及第六電容器C2、C4及C6的電容性耦合而被感應(yīng)在第二浮動(dòng)?xùn)艠OFG2(即，第二單層?xùn)艠O562)處。當(dāng)負(fù)耦合電壓被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處，并且正擦除源極線電壓+Vesl是通過源極線SL而被施加至通用的源極端子S ( S卩，第一雜質(zhì)結(jié)區(qū)域541)時(shí)，儲(chǔ)存在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)中的電子可以穿過第一柵極絕緣層551而被注入到通用的源極端子S ( S卩，第一雜質(zhì)結(jié)區(qū)域541)中。因此，第一儲(chǔ)存晶體管611可被擦除。類似地，當(dāng)負(fù)耦合電壓被感應(yīng)在第二浮動(dòng)?xùn)艠OFG2(即，第二單層?xùn)艠O562)處，并且正擦除源極線電壓+Vesl是通過源極線SL而被施加至通用的源極端子S ( S卩，第一雜質(zhì)結(jié)區(qū)域541)時(shí)，儲(chǔ)存在第二浮動(dòng)?xùn)艠OFG2 (即，第二單層?xùn)艠O562)中的電子可以穿過第二柵極絕緣層552而被注入到通用的源極端子S (即，第一雜質(zhì)結(jié)區(qū)域541)中。因此，第二儲(chǔ)存晶體管612可被擦除。
[0132]盡管本實(shí)施例是結(jié)合單位單元的第一及第二操作單元601及602同時(shí)被擦除的例子來加以描述，但是第一及第二操作單元601及602中的任一個(gè)都可以利用施加負(fù)擦除電壓-Vee至從第一及第二字線WLl及WL2中選擇的任一個(gè)并且利用施加接地電壓至未被選擇的字線，而選擇性地被擦除。具有被施加負(fù)擦除電壓-Vee的字線的所選的操作單元可以利用BTBT機(jī)制來擦除，而具有被施加接地電壓的字線的未被選擇的操作單元?jiǎng)t不會(huì)被擦除，因?yàn)樵诮拥氐淖志€以及被施加正擦除源極線電壓+Vesl的通用的源極端子S(即，第一雜質(zhì)結(jié)區(qū)域541)之間所產(chǎn)生的電場(chǎng)不足以造成BTBT現(xiàn)象。
[0133]圖20是示出圖17所示的單位單元的讀取操作的電路圖。
[0134]參照?qǐng)D14、圖15、圖16及圖20，正讀取電壓+Vrd以及正讀取位線電壓+Vrbl可以分別施加至第一字線WLl以及位線BL，以選擇性地讀出儲(chǔ)存在單位單元的第一操作單元601中的數(shù)據(jù)。此外，第二字線WL2以及源極線SL可以接地，以選擇性地讀出儲(chǔ)存在單位單元的第一操作單元601中的數(shù)據(jù)。盡管未在附圖中圖示，第一及第二儲(chǔ)存晶體管611及612以及第一及第二選擇晶體管621及622的本體(例如，基板510)也可以接地，以選擇性地讀出儲(chǔ)存在單位單元的第一操作單元601中的數(shù)據(jù)。在某些實(shí)施例中，正讀取電壓+Vrd可以大約為3.3V，并且正讀取位線電壓+Vrbl可以大約為1.0V。
[0135]當(dāng)正讀取電壓+Vrd通過第一字線WLl而被施加至第一選擇柵極端子SGl (即，第一選擇柵極主線581a)時(shí)，第一選擇晶體管621可被導(dǎo)通。當(dāng)?shù)谝贿x擇晶體管621被導(dǎo)通時(shí)，被施加至位線BL的正讀取位線電壓+Vrbl的電位可以通過第一漏極端子Dl (即，第二雜質(zhì)結(jié)區(qū)域542)而被傳輸至第一連接端子Jl (即，第四雜質(zhì)結(jié)區(qū)域544)。當(dāng)正讀取電壓+Vrd被施加至第一字線WLl時(shí)，耦合電壓可以利用第一及第三電容器Cl及C3的電容性耦合而被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處。換言之，在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處所感應(yīng)的耦合電壓可以利用第一及第三電容器Cl及C3的電容的總和來加以決定。
[0136]當(dāng)耦合電壓被感應(yīng)在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處時(shí)，第一儲(chǔ)存晶體管611可以響應(yīng)于其閾值電壓而被導(dǎo)通或關(guān)斷。例如，當(dāng)?shù)谝粌?chǔ)存晶體管611被編程以具有閾值電壓高于在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處所感應(yīng)的耦合電壓時(shí)，第一儲(chǔ)存晶體管611可被關(guān)斷。在此例中，即使第一選擇晶體管621被導(dǎo)通，也沒有位線電流可以流過第一儲(chǔ)存晶體管611。相對(duì)地，當(dāng)?shù)谝粌?chǔ)存晶體管611被擦除以具有閾值電壓低于在第一浮動(dòng)?xùn)艠OFGl (即，第一單層?xùn)艠O561)處所感應(yīng)的耦合電壓時(shí)，第一儲(chǔ)存晶體管611可被導(dǎo)通。在此例中，當(dāng)?shù)谝贿x擇晶體管621被導(dǎo)通時(shí)，位線電流可以流過第一儲(chǔ)存晶體管611。位線的電壓電平可以利用感測(cè)放大器(未顯示)來感測(cè)及放大，并且感測(cè)放大器可以判斷儲(chǔ)存在第一儲(chǔ)存晶體管611中的數(shù)據(jù)是邏輯“高”電平或是邏輯“低”電平。
[0137]同時(shí)，當(dāng)接地電壓是通過第二字線WL2而被施加至第二選擇柵極端子SG2(即，第二選擇柵極主線582a)時(shí)，第二選擇晶體管622可被關(guān)斷。當(dāng)?shù)诙x擇晶體管622被關(guān)斷時(shí)，被施加至位線BL的正讀取位線電壓+Vrbl的電位無法通過第二漏極端子D2 (即，第三雜質(zhì)結(jié)區(qū)域543)而被傳輸至第二連接端子J2(即，第五雜質(zhì)結(jié)區(qū)域545)。因此，第二連接端子J2(即，第五雜質(zhì)結(jié)區(qū)域545)可以是浮接的。于是，沒有電流可以流過第二操作單元602。因此，第二操作單元602不會(huì)影響到第一操作單元601的讀取操作。
[0138]本公開內(nèi)容的實(shí)施例在以上為了舉例說明的目的而公開。本領(lǐng)域普通技術(shù)人員將會(huì)理解到在不脫離權(quán)利要求書中主張的本公開內(nèi)容的范疇及精神的范圍內(nèi)可允許進(jìn)行各種修改、增加及替代。
[0139]通過以上實(shí)施例可以看出，本申請(qǐng)?zhí)峁┝艘韵碌募夹g(shù)方案。
[0140]技術(shù)方案1.一種非易失性存儲(chǔ)裝置，包括:
[0141]有源區(qū)域，在第一方向上延伸；
[0142]第一單層?xùn)艠O，與所述有源區(qū)域交叉并且在第二方向上延伸；
[0143]第二單層?xùn)艠O，與所述有源區(qū)域交叉以與所述第一單層?xùn)艠O在所述第一方向上間隔開，并且在所述第二方向上延伸；以及
[0144]選擇柵極，包含:第一選擇柵極主線和第二選擇柵極主線，其與所述有源區(qū)域交叉以與所述第一單層?xùn)艠O和第二單層?xùn)艠O平行；選擇柵極互連線，其將所述第一選擇柵極主線的第一端連接至所述第二選擇柵極主線的第一端；以及選擇柵極延伸部，其從所述選擇柵極互連線的一部分延伸以被設(shè)置在第一單層?xùn)艠O和第二單層?xùn)艠O的第一端之間，
[0145]其中所述第一選擇柵極主線處于所述第一單層?xùn)艠O的與所述第二單層?xùn)艠O相對(duì)的側(cè)邊；以及
[0146]其中所述第二選擇柵極主線處于所述第二單層?xùn)艠O的與所述第一單層?xùn)艠O相對(duì)的側(cè)邊。
[0147]技術(shù)方案2.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，其中，所述第二方向是實(shí)質(zhì)上與所述第一方向垂直。
[0148]技術(shù)方案3.如權(quán)利要求1所述的非易失性存儲(chǔ)裝置，還包括:
[0149]第一雜質(zhì)結(jié)區(qū)域，其被設(shè)置在介于第一單層?xùn)艠O與第二單層?xùn)艠O之間的所述有源區(qū)域中；
[0150]第二雜質(zhì)結(jié)區(qū)域，其被設(shè)置在所述有源區(qū)域的第一端中；
[0151]第三雜質(zhì)結(jié)區(qū)域，其被設(shè)置在所述有