具有深阱結(jié)構(gòu)的影像感應(yīng)器及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及影像感應(yīng)器(image sensor device)技術(shù),特別是涉及一種具有深講結(jié)構(gòu)的CMOS影像感應(yīng)器(CMOS image sensor),能夠降低像素間串?dāng)_(cross talk),同時(shí)能改善量子效率(quantum efficiency)。
【背景技術(shù)】
[0002]CMOS主動像素感應(yīng)器是本領(lǐng)域已知的技術(shù)。主動像素感應(yīng)器指的是一電子影像感應(yīng)器，具有主動元件，如晶體管，與每個(gè)像素相關(guān)聯(lián)，因?yàn)榕cCMOS制作工藝相容，其優(yōu)點(diǎn)是能夠?qū)⑿盘柼幚砗透袦y電路制作在同一個(gè)集成電路內(nèi)。
[0003]上述CMOS主動像素感應(yīng)器是通常由四個(gè)晶體管和一個(gè)“釘扎”光電二極管(pinned photod1de)構(gòu)成。已知釘扎光電二極管在暗電流密度和圖像遲滯方面表現(xiàn)佳，且對藍(lán)光具有不錯(cuò)的顏色響應(yīng)，其將二極管表面電勢經(jīng)由P+區(qū)“釘扎”于P阱或P基底(接地)而達(dá)到降低暗電流。
[0004]然而，上述CMOS主動像素感應(yīng)器在遠(yuǎn)紅外到紅外波長范圍內(nèi)(波長從約700nm至約Imm)會遭遇靈敏性下降和串?dāng)_(cross talk)增加等問題，主要是因?yàn)榇瞬ㄩL范圍的吸收深度大于像素深度許多。串?dāng)_增加是因?yàn)橥渡涞綀D像感應(yīng)器的光會深入至感應(yīng)器的硅表面下方，并且在硅基底深處產(chǎn)生電子-空穴對。此深度遠(yuǎn)低于像素的收集范圍，故光生載流子(photo-generated carriers)將自由地在所有方向上擴(kuò)散。上述CMOS影像感應(yīng)器在遠(yuǎn)紅到紅外波長范圍的靈敏度降低的原因是，許多基底深處產(chǎn)生的載流子在基底內(nèi)再結(jié)合而損失。
[0005]由此可知，該技術(shù)領(lǐng)域仍需要一種改良的影像感應(yīng)器及其制作方法，其能夠降低像素間串?dāng)_，同時(shí)能改善量子效率。

【發(fā)明內(nèi)容】

[0006]為達(dá)上述目的，本發(fā)明于是提出一種影像感應(yīng)器，包含有一半導(dǎo)體基材，具有一第一導(dǎo)電型，該基材上區(qū)分有多個(gè)感光區(qū)域，包括第一感光區(qū)域、第二感光區(qū)域及第三感光區(qū)域，分別對應(yīng)于所述影像感應(yīng)器的R像素、G像素及B像素；一絕緣結(jié)構(gòu)，設(shè)于該半導(dǎo)體基材表面，分隔開該多個(gè)感光區(qū)域；一感光結(jié)構(gòu)，設(shè)于各該多個(gè)感光區(qū)域內(nèi)；以及一深阱結(jié)構(gòu)，具有一第二導(dǎo)電型，其中該深阱結(jié)構(gòu)僅與該第二、第三感光區(qū)域重疊，但是不重疊于該第一感光區(qū)域。
[0007]根據(jù)本發(fā)明實(shí)施例，該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
[0008]根據(jù)本發(fā)明實(shí)施例，該半導(dǎo)體基材包括一外延層。根據(jù)本發(fā)明實(shí)施例，該外延層為一 P-外延娃層，成長于一 P+娃基底上。
[0009]根據(jù)本發(fā)明實(shí)施例，該感光結(jié)構(gòu)包含由一輕摻雜阱以及一重?fù)诫s淺表層所構(gòu)成的二極管結(jié)構(gòu)。根據(jù)本發(fā)明實(shí)施例，該輕摻雜阱具有該第二導(dǎo)電型，而該重?fù)诫s淺表層具有該第一導(dǎo)電型。
[0010]根據(jù)本發(fā)明實(shí)施例，還包含有一介電層，設(shè)于該半導(dǎo)體基材的表面上。根據(jù)本發(fā)明實(shí)施例，還包含有一彩色濾光膜以及一微透鏡層，設(shè)于該介電層上。
[0011]為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉優(yōu)選實(shí)施方式，并配合所附的附圖，作詳細(xì)說明如下。然而如下的優(yōu)選實(shí)施方式與附圖僅供參考與說明用，并非用來對本發(fā)明加以限制者。
【附圖說明】
[0012]圖1為本發(fā)明實(shí)施例所繪示的影像感應(yīng)器的剖面結(jié)構(gòu)示意圖；
[0013]圖2為本發(fā)明實(shí)施例影像感應(yīng)器的感光區(qū)域?qū)?yīng)的R/G/B像素陣列；
[0014]圖3至圖6為本發(fā)明實(shí)施例所繪示的影像感應(yīng)器的制造方法示意圖。
[0015]符號說明
[0016]I影像感應(yīng)器
[0017]10 基材
[0018]11絕緣結(jié)構(gòu)
[0019]12深阱結(jié)構(gòu)
[0020]14輕摻雜阱
[0021]16重?fù)诫s淺表層
[0022]21感光區(qū)域
[0023]22感光區(qū)域
[0024]23感光區(qū)域
[0025]30介電層
[0026]32金屬內(nèi)連線結(jié)構(gòu)
[0027]40彩色濾光膜
[0028]41濾光區(qū)域
[0029]42濾光區(qū)域
[0030]43濾光區(qū)域
[0031]50微透鏡層
[0032]51透鏡區(qū)域
[0033]52透鏡區(qū)域
[0034]53透鏡區(qū)域
[0035]102光致抗蝕劑圖案
[0036]104 開口
[0037]120離子注入制作工藝
[0038]R紅像素
[0039]G 綠像素
[0040]B藍(lán)像素
【具體實(shí)施方式】
[0041]在下文中，將參照【附圖說明】細(xì)節(jié)，該些附圖中的內(nèi)容也構(gòu)成說明書細(xì)節(jié)描述的一部分，并且以可實(shí)行該實(shí)施例的特例描述方式來繪示。下文實(shí)施例已描述足夠的細(xì)節(jié)使該領(lǐng)域的一般技術(shù)人士得以具以實(shí)施。當(dāng)然，也可采行其他的實(shí)施例，或是在不悖離文中所述實(shí)施例的前提下作出任何結(jié)構(gòu)性、邏輯性、及電性上的改變。因此，下文的細(xì)節(jié)描述不應(yīng)被視為是限制，反之，其中所包含的實(shí)施例將由隨附的權(quán)利要求來加以界定。
[0042]文中所提及的「晶片」或「基材」等名稱可以是在表面上已有材料層或集成電路元件層的半導(dǎo)體基底，其中，基材可以被理解為包括半導(dǎo)體晶片?；囊部梢灾冈谥谱鬟^程中的半導(dǎo)體基底或晶片，其上形成有不同材料層。舉例而言，晶片或基材可以包括摻雜或未摻雜半導(dǎo)體、在絕緣材或半導(dǎo)體底材上形成的外延半導(dǎo)體、或其它已知的半導(dǎo)體結(jié)構(gòu)。
[0043]請參閱圖1，其為依據(jù)本發(fā)明實(shí)施例所繪示的影像感應(yīng)器的剖面結(jié)構(gòu)示意圖。如圖1所示，本發(fā)明影像感應(yīng)器I可以是一 CMOS影像感應(yīng)器，其制作于一基材10上，例如一半導(dǎo)體基材，其具有一第一導(dǎo)電型，例如，P型。根據(jù)本發(fā)明實(shí)施例，所述基材10還可以包括一外延層(圖未不)，例如，成長于一 P+娃基底上的P-外延娃層，但不限于此。
[0044]根據(jù)本發(fā)明實(shí)施例，所述基材10上區(qū)分有多個(gè)感光區(qū)域21、22、23，且多個(gè)感光區(qū)域21、22、23分別對應(yīng)于影像感應(yīng)器I的R(紅)像素、G(綠)像素及B(藍(lán))像素，并以圖2中所示陣列排列。需注意，圖2中所示R/G/B陣列僅為部分示意圖，且本發(fā)明并不以此例示陣列為限。多個(gè)感光區(qū)域21、22、23彼此之間以絕緣結(jié)構(gòu)11分隔開，例如，淺溝渠絕緣(STI)結(jié)構(gòu)。
[0045]在靠近所述基材10的表面，各感光區(qū)域21、22、23內(nèi)，還形成有感光結(jié)構(gòu)，例如，由一輕摻雜阱14以及一重?fù)诫s淺表層16所構(gòu)成的二極管結(jié)構(gòu)，其中，根據(jù)本發(fā)明實(shí)施例，所述輕摻雜阱14具有一第二導(dǎo)電型，而所述重?fù)诫s淺表層16具有所述第一導(dǎo)電型。根據(jù)本發(fā)明實(shí)施例，所述第一導(dǎo)電型可以是P型，而所述第二導(dǎo)電型可以是N型。
[0046]熟悉該項(xiàng)技術(shù)者理解，本發(fā)明影像感應(yīng)器I還可以包括晶體管結(jié)構(gòu)，例如，選擇晶體管(select transistor)、轉(zhuǎn)移晶體管(transfer transistor)、重置晶體管(resettransistor)等等,但這些電路元件并未繪示于圖中，以簡化說明。
[0047]在所述基材10的表面上，形成有至少一介電層30。在所述介電層30