半導(dǎo)體封裝結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。詳言之，本發(fā)明是關(guān)于一種具有開放式空腔及密閉式空腔的半導(dǎo)體封裝結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]流量傳感器是用以感測流體的流速。一般來說，流量傳感器需要開放式空腔及密閉式空腔。開放式空腔中可排列熱電傳感器，熱電傳感器可將因流量改變所造成的熱量差轉(zhuǎn)換成電子信號。密閉式空腔可提供熱絕緣，以作為溫度參考基準(zhǔn)。
[0003]隨著電子產(chǎn)品微型化的趨勢，需要將流量傳感器整合到不同的裝置，例如微機(jī)電系統(tǒng)(MEMS)裝置。而流量傳感器所必備的空腔結(jié)構(gòu)可能在整合的過程中面臨許多問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的一實施例是關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)。半導(dǎo)體封裝結(jié)構(gòu)包括第一襯底及第二襯底。第一襯底包括有源層及半導(dǎo)體層。有源層具有第一表面及相對于第一表面的第二表面，有源層包括終止層及第一側(cè)壁，第一側(cè)壁位于終止層上。半導(dǎo)體層具有第一表面及相對于第一表面的第二表面。半導(dǎo)體層的第一表面鄰近于有源層的第二表面且半導(dǎo)體層具有第二側(cè)壁，第二側(cè)壁從第一側(cè)壁延伸到半導(dǎo)體層的第二表面。第二襯底包括第一表面及第二表面，第二表面相對于第一表面且連接有源層的第一表面。
[0005]本發(fā)明的一實施例是關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)的制造方法，包括以下步驟:(a)提供第一襯底，第一襯底具有第一表面及相對于第一表面的第二表面，第一襯底包括至少一第一開孔，至少一第一開孔從所述第二表面朝向所述第一表面延伸到第一襯底內(nèi)部；(b)提供第二襯底，第二襯底具有第一表面及相對于第一表面的第二表面，第二襯底包括終止層；(c)將第一襯底的第二表面連接到第二襯底的第一表面；(e)密封至少一第二開孔以形成空間 '及(f)從第一襯底的第一表面薄化第一襯底以形成至少一貫穿孔，以使至少一貫穿孔顯露所述第二襯底的第一表面的第一部分。
[0006]本發(fā)明的另一實施例是關(guān)于一種半導(dǎo)體封裝結(jié)構(gòu)。半導(dǎo)體封裝結(jié)構(gòu)包括第一襯底及第二襯底。第一襯底包括有源層及半導(dǎo)體層。有源層具有第一表面及相對于第一表面的第二表面。有源層包括終止層及多層金屬層。終止層的水平高度相同于多層金屬層中任意兩層金屬層間的水平高度。半導(dǎo)體層具有第一表面及相對于第一表面的第二表面。半導(dǎo)體層的第一表面鄰近于有源層的第二表面。第二襯底包括第一表面及第二表面。第二表面相對于第一表面且連接所述有源層的第一表面。
【附圖說明】
[0007]圖1A所示為根據(jù)本發(fā)明的一實施例的半導(dǎo)體封裝結(jié)構(gòu)。
[0008]圖1B、圖1C、圖1D、圖1E、圖1F、圖1G、圖1H、圖11、圖1J、圖1K及圖1L所示為根據(jù)本發(fā)明的實施例的半導(dǎo)體封裝結(jié)構(gòu)的制造方法。
【具體實施方式】
[0009]圖1A所示為根據(jù)本發(fā)明的一實施例的半導(dǎo)體封裝結(jié)構(gòu)。參考圖1A，半導(dǎo)體封裝結(jié)構(gòu)100至少包括第一襯底1、熱電傳感器2、第二襯底3、連接材料4、連接材料4’、導(dǎo)通孔111及蓋體5。
[0010]第一襯底I可為晶片的形式(例如可包含多個裸片)。第一襯底I可為任何包含集成電路(IC)的襯底?？墒褂玫幌抻诶缁パa式金屬氧化物半導(dǎo)體工藝及/或其他合適的工藝制造集成電路。第一襯底I可為娃晶片。在本發(fā)明的另一實施例中，第一襯底I可進(jìn)一步包含其他基本的半導(dǎo)體，例如但不限于鍺。在本發(fā)明的另一實施例中，第一襯底I可進(jìn)一步包含復(fù)合半導(dǎo)體，例如但不限于碳化硅、砷化鎵、砷化銦及磷化銦。
[0011]第一襯底I可具有但不限于從200微米(μ m)到450 μ m的厚度。第一襯底I可包含多個層及多個特征，所述多個層及多個特征可相互組合以形成各種微電子元件，例如但不限于晶體管、電阻、二極管、電容、電感及/或其他適當(dāng)?shù)脑Ｎ㈦娮釉上嗷ミB接以形成集成電路的一部分，例如但不限于邏輯裝置、存儲器裝置、射頻(RF)裝置、輸入/輸出(I/O)裝置、系統(tǒng)單芯片(SoC)裝置及/或其他適當(dāng)?shù)难b置，或其組合。
[0012]第一襯底I可包含但不限于有源層10、半導(dǎo)體層11、第一介電層12、線路重布層
13、第二介電層14、球下金屬層15及電性連接兀件16。
[0013]有源層10具有第一表面101及相對于第一表面101的第二表面102。有源層10可包括終止層112、多個金屬層Ml、M2、M3、M4、M5、M6、M7及M8、層間介電層104、半導(dǎo)體裝置114、第一側(cè)壁103及有源電路(未圖示)。
[0014]可由導(dǎo)通孔或金屬柱(未標(biāo)號)在垂直方向上電性連接多個金屬層M1、M2、M3、M4、M5、M6、M7及M8。形成多個金屬層Ml、M2、M3、M4、M5、M6、M7及M8的材料可包含但不限于鋁、銅、金及/或其他合適的導(dǎo)電材料。
[0015]層間介電層104包覆多個金屬層M1、M2、M3、M4、M5、M6、M7及M8。層間介電層104可包含但不限于氧化娃、氮氧化娃、低介電常數(shù)材料及/或其他合適的介電材料。層間介電層104可具有但不限于從0.5μπι到15 μ m的厚度。
[0016]半導(dǎo)體裝置114可為但不限于晶體管或晶體管的部分。半導(dǎo)體裝置114內(nèi)埋于有源層10且靠近第一表面101。
[0017]終止層112位于半導(dǎo)體裝置114上方。終止112層可包含但不限于非晶硅(a_Si)、金屬及/或其他與層間介電層104相較之下具有相對較高蝕刻選擇比的合適材料。終止層112的水平高度可位于但不限于介于M5與M6之間的水平高度。
[0018]第一側(cè)壁103位于終止層112上,并且可從終止層112向上延伸到第二表面102。第一側(cè)壁103與終止層112圍繞第一空間11s。
[0019]半導(dǎo)體層11具有第一表面117及相對于第一表面117的第二表面118。半導(dǎo)體層11包括半導(dǎo)體材料115及第二側(cè)壁116。半導(dǎo)體層11的第一表面117鄰近于有源層10的第二表面102。有源層10的第二表面102與半導(dǎo)體層11的第一表面117間可具有絕緣層(未圖示)。半導(dǎo)體層11可具有但不限于從60μπι到300 μ m的厚度。
[0020]半導(dǎo)體材料115可包含但不限于硅。
[0021]第二側(cè)壁116可從第一側(cè)壁103向上延伸到第二表面118。第一側(cè)壁103、第二側(cè)壁116與終止層112圍繞第一空間11s。
[0022]導(dǎo)通孔111從半導(dǎo)體層11的第二表面118向下延伸到金屬層Ml。導(dǎo)通孔111可為但不限于硅穿孔(TSV)。導(dǎo)通孔111可包括但不限于導(dǎo)體層Illa及介電層111b。導(dǎo)體層Illa可包含相同或相似于形成金屬層M1、M2、M3、M4、M5、M6、M7&M8的材料。介電層Illb可包含相同或相似于形成層間介電層104的材料。導(dǎo)體層Illa直接接觸或電性連接金屬層Ml。介電層Illb包覆導(dǎo)體層111a。
[0023]線路重布層13位于半導(dǎo)體層11的第二表面118上且電性連接導(dǎo)通孔111。線路重布層13可具有但不限于從2 μ m到10 μ m的厚度。線路重布層13可包含相同或相似于形成金屬層祖、]?2、]\0、]\14、]\15、]\16、]\17及18 的材料。
[0024]第一介電層12位于半導(dǎo)體層11的第二表面118上且包覆線路重布層13。第一介電層12可具有但不限于從4μπι到12μπι的厚度。第一介電層12可包含相同或相似于形成層間介電層104的材料。
[0025]多個球下金屬層15位于線路重布層13上。球下金屬層15可具有但不限于從4 μ m到12 μ m的厚度。球下金屬層15可包含鈦、銅及/或其他合適的材料。
[0026]第二介電層14位于第一介電層12上且包覆線路重布層13及球下金屬層15。第二介電層14可具有但不限于從4μπι到12 μ m的厚度。第二介電層14可包含相同或相似于形成層間介電層104的材料。
[0027]電性連接元件16位于線路重布層13及球下金屬層15上。電性連接元件16可包含但不限于焊球或焊料凸點。
[0028]第二襯底3包括第一表面31、第二表面32及貫穿孔3h。第二表面32相對于第一表面31且連接有源層10的第一表面101。貫穿孔3h顯露有源層10的第一表面101的第一部分1la及熱電傳感器2。第二襯底3可包含但不限于硅晶片及/或其他合適材料所組成的板材。第二襯底3可具有但不限于從150 μ m到350 μ m的厚度。終止層112的幾何中心與有源層10的第一表面101的第一部分1la的幾何中心大體上對齊。終止層112的幾何中心與有源層10的第一表面101的第一部分1la的幾何中心大體上可具有5?15um的誤差。貫穿孔3h可具有但不限于從250 μ m到1000 μ m的寬度。貫穿孔3h可具有但不限于從250 μ m至Ij 1000 μ m的高度。金屬層M1、M2、M3、M4、M5、M6、M7及M8電性連接到有源層10的第一表面101的第一部分101a。
[0029]連接材料4位于第二襯底3的第二表面32與有源層10的第一表面101間以連接第一襯底I與第二襯底3。連接材料4具有連接貫穿孔3h及第二襯底3外部的通道41。通道41可供貫穿孔3h內(nèi)的流體流向第二襯底3外部，反之亦然。通道41的形狀可為但不限于階梯狀結(jié)構(gòu)或直通式結(jié)構(gòu)。連接材料4可包含但不限于黏膠。有源層10的外緣與第二襯底3的外緣對齊。連接材料4的外緣與有源層10及/或第二襯底3的外緣相隔有0.5到1.5毫米(mm)的距離。
[0030]熱電傳感器2可為薄膜的形式。熱電傳感器2位于有源層10的第一表面101的第一部分1la上。
[0031]蓋體5位于第一側(cè)壁116上方。蓋體5位于第二介電層14上。第一側(cè)壁116、終止層112及蓋體2圍繞第一空間11s。
[0032]連接材料4’連接蓋體5與第二介電層14。連接材料4’可相同或相似于連接材料4。
[0033]第一介電層12、第二介電層14、第一側(cè)壁103、第二側(cè)壁116、終止層112及蓋體5形成密閉的第一空間Hs。
[0034]半導(dǎo)體封裝結(jié)構(gòu)100具有可供流體流通的貫穿孔3h及密閉的空間11s，因此位于被貫穿孔3h顯露的有源層10的第一表面101的第一部分1la上的熱電傳感器2可感測到流體流量的變化。
[0035]圖1B、圖1C、圖1D、圖1E、圖1F、圖1G、圖1H、圖11、圖1J、圖1K及圖1L所示為根據(jù)本發(fā)明的實施例的半導(dǎo)體封裝結(jié)構(gòu)的制造方法。
[0036]參考圖1B，可提供襯底3。襯底3包括第一表面31、第二表面32及開孔30。第二表面32相對于第一表面31?？墒褂玫幌抻诩す忏@孔