微電子晶體管接觸體及其制造方法
【技術(shù)領(lǐng)域】
[0001]本說明書的實施例總體上涉及微電子器件的領(lǐng)域，并且更具體而言涉及微電子晶體管的源極/漏極接觸體。
【背景技術(shù)】
[0002]集成電路部件的更高性能、更低成本、增強(qiáng)的微型化，以及集成電路的更大封裝密度是制造微電子器件的微電子行業(yè)的一直的目標(biāo)。隨著這些目標(biāo)的實現(xiàn)，微電子器件按比例縮小，即，變得更小，這增加了對每個集成電路部件的最優(yōu)性能的需求。潛在性能增強(qiáng)的一個方面是源極/漏極接觸體的電阻降低。
【附圖說明】
[0003]在本說明書的結(jié)論部分中具體指出并明確要求了本公開內(nèi)容的主題。根據(jù)結(jié)合附圖的以下描述以及附屬權(quán)利要求，本公開內(nèi)容的上述和其它特征將變得更加完全地顯而易見。要理解的是，附圖僅描繪了根據(jù)本公開內(nèi)容的幾個實施例，并且因此，附圖不應(yīng)被視為本公開內(nèi)容的范圍的限制。將通過使用附圖以額外的特殊性和細(xì)節(jié)來描述本公開內(nèi)容，使得本公開內(nèi)容的優(yōu)點(diǎn)可以更容易地被確定，其中:
[0004]圖1-圖10是根據(jù)本說明書的實施例的形成微電子晶體管的源極/漏極接觸體的過程的截面?zhèn)纫晥D。
[0005]圖11和圖12是根據(jù)本說明書的另一實施例的形成微電子晶體管的源極/漏極接觸體的截面?zhèn)纫晥D。
[0006]圖13是根據(jù)本說明書的實施例的制造納米線晶體管的過程的流程圖。
[0007]圖14圖示了根據(jù)本說明書的一個實施方式的計算裝置。
【具體實施方式】
[0008]在以下【具體實施方式】中，參考了附圖，附圖通過圖示方式示出了可以實踐所要求的主題的特定實施例。這些實施例得到充分詳細(xì)的描述，以使本領(lǐng)域的技術(shù)人員能夠?qū)嵺`該主題。應(yīng)當(dāng)理解，盡管各實施例不同，但它們未必是相互排斥的。例如，可以在其它實施例中實施結(jié)合一個實施例在本文中描述的特定特征、結(jié)構(gòu)或特性而不脫離所要求主題的精神和范圍。在本說明書之內(nèi)提到“一個實施例”或“實施例”表示結(jié)合實施例描述的特定特征、結(jié)構(gòu)或特性被包括在本說明書內(nèi)包含的至少一個實施方式中。因此，短語“一個實施例”或“在實施例中”的使用，未必指代相同實施例。此外，要理解的是，可以修改每個公開實施例內(nèi)的獨(dú)立元件的位置或布置而不脫離所要求主題的精神和范圍。因此，不應(yīng)以限制性意義來理解以下【具體實施方式】，并且所要求主題的范圍僅受適當(dāng)?shù)乇唤忉尩母綄贆?quán)利要求連同附屬權(quán)利要求所授權(quán)的等價物的全范圍的限定。在附圖中，貫穿幾幅示圖的相同標(biāo)號指代相同或相似的元件或功能，并且其中描繪的元件未必彼此成比例，相反，可以放大或縮小獨(dú)立的元件，以便在本說明書的語境中更容易理解該元件。
[0009]如本文中使用的術(shù)語“之上”、“到”、“之間”和“上”可以指代一層關(guān)于其它層的相對位置。在另一層“之上”或“上”或結(jié)合“到”另一層的一層可以直接接觸另一層，或者可以有一個或多個中介層。在層“之間”的一層可以直接與這些層接觸，或者可以具有一個或多個中介層。
[0010]本說明書的實施例包括微電子晶體管的源極/漏極接觸體(也被稱作“晶體管接觸體”)，該接觸體具有用于形成晶體管接觸體的增大容量的導(dǎo)電材料，這可以降低接觸體的電阻，并且本說明書的實施例包括形成晶體管接觸的工藝，這可以相對于已知的制造工藝而放松對材料選擇以及下游處理的約束?？梢酝ㄟ^形成穿過層間電介質(zhì)層的過孔來制造這樣的晶體管接觸體，層間電介質(zhì)層設(shè)置在微電子襯底上，其中，過孔從層間電介質(zhì)層的第一表面延伸到微電子襯底，形成過孔側(cè)壁并且暴露微電子襯底的部分。然后，可以形成與暴露的微電子襯底、至少一個過孔側(cè)壁以及層間電介質(zhì)第一表面鄰近的接觸材料層。可以接近微電子襯底在過孔內(nèi)形成蝕刻阻擋插塞。可以去除不受蝕刻阻擋插塞保護(hù)的接觸材料層，隨后去除蝕刻阻擋插塞并且用導(dǎo)電材料填充過孔。
[0011]圖1-圖10圖示了形成微電子晶體管的源極/漏極接觸體(也被稱作“晶體管接觸體”)的方法。簡明起見，將圖示單個微電子晶體管。如圖1所圖示，可以由任何適當(dāng)?shù)牟牧咸峁┗蛐纬晌㈦娮右r底110。在一個實施例中，微電子襯底110可以是由單晶材料構(gòu)成的體襯底，單晶材料可以包括，但不限于，硅、鍺、硅-鍺或m-v族化合物半導(dǎo)體材料。在其它實施例中，微電子襯底110可以包括絕緣體上硅襯底(SOI)，其中，上層絕緣體層設(shè)置在體襯底上，上層絕緣體層由可以包括但不限于二氧化硅、氮化硅或氮氧化硅的材料構(gòu)成。替代地，微電子襯底110可以直接由體襯底形成，并且使用局部氧化來形成電絕緣部分以代替上述上層絕緣體層。在另一實施例中，圖1可以圖示非平面晶體管的截面圖，非平面晶體管例如為FinFET或三柵極晶體管，其中，微電子襯底110可以是由單晶材料構(gòu)成的三維鰭結(jié)構(gòu)。在這樣的實施例中，圖1所示的截面圖是沿著鰭110的長度截取的，并且鰭110包括頂表面以及兩個橫向相對的側(cè)壁表面。
[0012]如圖1進(jìn)一步所示，晶體管柵極120可以形成在微電子襯底110上。晶體管柵極120可以包括柵極電極122，柵極電介質(zhì)124設(shè)置在柵極電極122和微電子襯底110之間。晶體管柵極120還可以包括形成在柵極電極122的相對側(cè)上的電介質(zhì)間隔體126?？梢栽诰w管柵極120的相對側(cè)上，例如，通過適當(dāng)摻雜劑的離子注入，在微電子襯底110中形成源極區(qū)112和漏極區(qū)114。晶體管柵極120、源極區(qū)112和漏極區(qū)114的部件的功能和制造工藝為本領(lǐng)域所公知的，并且，簡明起見，將不在本文中討論。在微電子襯底110為三維鰭結(jié)構(gòu)的本發(fā)明的實施例中，柵極電介質(zhì)124可以形成在三維鰭結(jié)構(gòu)的頂表面以及橫向相對的側(cè)壁表面上，而柵極電介質(zhì)122可以形成在位于鰭結(jié)構(gòu)的頂表面上的柵極電介質(zhì)124上，并且鄰近位于橫向相對的側(cè)壁表面上的柵極電介質(zhì)124。在這樣的實施例中，電介質(zhì)間隔體126也可以形成在三維鰭結(jié)構(gòu)的頂表面以及橫向相對的側(cè)壁表面上。源極區(qū)112和漏極區(qū)114形成在鰭結(jié)構(gòu)內(nèi)，如本領(lǐng)域所公知。
[0013]柵極電介質(zhì)124可以包括任何適當(dāng)?shù)碾娊橘|(zhì)材料。在本說明書的實施例中，柵極電介質(zhì)124可以包括高k柵極電介質(zhì)材料，其中，介電常數(shù)可以包括大于大約4的值。高k柵極電介質(zhì)材料的示例可以包括，但不限于，氧化給、娃氧化給、氧化鑭、氧化錯、娃氧化錯、氧化鈦、氧化鉭、鈦酸鋇鎖、鈦酸鋇、鈦酸鎖、氧化乾、氧化鋁、鉛氧化鈧和銀鋅酸鉛。
[0014]柵極電極122可以包括任何適當(dāng)?shù)膶?dǎo)電材料。在一個實施例中，柵極電極122可以包括金屬，這些金屬包括，但不限于，純金屬和鈦、鎢、鉭、鋁、銅、釕、鈷、鉻、鐵、鈀、鉬、錳、釩、金、銀和鈮的合金。還可以使用導(dǎo)電性較差的金屬碳化物，例如，碳化鈦、碳化鋯、碳化鉭、碳化鎢和碳化鎢。柵極電極122也可以由諸如氮化鈦和氮化鉭的金屬氮化物，或諸如氧化釕的導(dǎo)電金屬氧化物制成。柵極電極122還可以包括與諸如具有鋱和鏑的稀土元素的合金，或諸如鉑的貴金屬。
[0015]柵極間隔體126可以由任何適當(dāng)?shù)碾娊橘|(zhì)材料制成。在一個實施例中，柵極間隔體126可以包括二氧化硅、氮氧化硅或氮化硅。在另一實施例中，柵極間隔體126可以包括介電常數(shù)小于3.6的低k電介質(zhì)材料。
[0016]如圖2所示，層間電介質(zhì)層130可以形成在微電子襯底110上并且形成在晶體管柵極120之上。層間電介質(zhì)層130可以是任何適當(dāng)?shù)牟牧?，這些材料包括但不限于，二氧化硅、氮化硅等，并且層間電介質(zhì)層130可以由低k(介電常數(shù)k為例如1.0-2.2)材料形成，通過諸如有機(jī)硅酸鹽玻璃(CDO)或碳摻雜氧化物(CDO)的材料的旋涂或化學(xué)氣相沉積(CVD)形成低k材料。
[0017]如圖3所示，可以從層間電介質(zhì)130的第一表面136到微電子襯底110穿過層間電介質(zhì)130來形成至少一個過孔(圖示為第一過孔132和第二過孔134)，同時形成了至少一個過孔側(cè)壁138并且暴露