本發(fā)明實施例的超級結(jié)器件的輸出電容(Coss)曲線；曲線203是采用如圖1所示的現(xiàn)有超級結(jié)形成的器件的輸入電容(Ciss)曲線；曲線203是采用如圖1所示的現(xiàn)有超級結(jié)形成的器件的輸出電容(Coss)曲線?？梢钥闯觯景l(fā)明實施例的輸入輸出電容都分別得到了提升，所以本發(fā)明實施例能提高超級結(jié)的完全反偏的時間、降低開關(guān)速度，從而降低超級結(jié)器件的對外電磁干擾性能。
[0059]如圖4A至圖4C所示，是本發(fā)明實施例超級結(jié)的制造方法各步驟中的器件結(jié)構(gòu)示意圖，本發(fā)明實施例超級結(jié)的制造方法包括如下步驟:
[0060]步驟一、形成N型外延子層I。最底層的所述超級結(jié)子層對應(yīng)的N型外延子層形成于N型區(qū)熔硅上。
[0061]步驟二、采用光刻刻蝕工藝在所述N型外延子層I中形成多個子溝槽2a。
[0062]較佳為，形成所述子溝槽包括如下分步驟:
[0063]步驟21、在所述N型外延子層表面形成硬質(zhì)掩模層301。
[0064]步驟22、在所述硬質(zhì)掩模層301表面涂布光刻膠，進行光刻工藝將所述子溝槽形成區(qū)域打開。
[0065]步驟23、以所述光刻膠為掩模對所述硬質(zhì)掩模層301進行刻蝕，該刻蝕工藝將所述子溝槽形成區(qū)域的所述硬質(zhì)掩模層301去除、所述子溝槽外的所述硬質(zhì)掩模層301保留。
[0066]步驟24、去除所述光刻膠，以所述硬質(zhì)掩模層301為掩模對所述N型外延子層進行刻蝕形成所述子溝槽。
[0067]步驟三、采用外延生長中在各所述子溝槽2a中填充P型外延子層3a，由各所述子溝槽2a中所述P型外延子層3a組成的P型子薄層、由各所述子溝槽2a之間的所述N型外延子層I組成N型子薄層，由所述P型子薄層和所述N型子薄層交替排列組成所述超級結(jié)子層。本發(fā)明實施例中，子溝槽形成后，P型外延子層填充前需要在子溝槽的內(nèi)部表面犧牲氧化膜并刻蝕干凈，使子溝槽側(cè)壁光滑并使得硅裸露。
[0068]較佳選擇為，采用選擇性外延生長工藝在各所述子溝槽中填充所述P型外延子層；之后去除所述硬質(zhì)掩模層301;之后再采用化學(xué)機械研磨工藝對所述超級結(jié)子層表面進行平坦化。
[0069]步驟四、重復(fù)I次以上的步驟一至三，在所述超級結(jié)子層上再形成I層以上的超級結(jié)子層，最終得到由2層以上的超級結(jié)子層疊加形成超級結(jié)。本發(fā)明實施例方法中，之后又重復(fù)了 2次步驟一至三，最終得到由3層超級結(jié)子層疊加形成超級結(jié)。
[0070]圖4B顯示了形成第二層超級結(jié)子層時的器件結(jié)構(gòu)示意圖，第二層也即中間的N型外延子層形成于N型外延子層I的表面，子溝槽2b形成在第二層N型外延子層中，在子溝槽2b中填充有P型外延子層3b。
[0071]圖4C顯示了形成第三層超級結(jié)子層時的器件結(jié)構(gòu)示意圖，第三層也即最頂層的N型外延子層形成于第二層N型外延子層的表面，子溝槽2c形成在第三層N型外延子層中，在子溝槽2c中填充有P型外延子層3c。
[0072]本發(fā)明實施例方法中，參數(shù)取為:N型區(qū)熔硅的摻雜體濃度為1.52E15CM—3，電導(dǎo)率為3歐姆.厘米，厚度為700微米以上，N型外延子層I為20微米，第二層N型外延子層的厚度為15微米，第三層N型外延子層的厚度為15微米，子溝槽2a的深度為10微米，子溝槽2b的深度為10微米，子溝槽2c的深度為10微米;在其他實施例中能夠根據(jù)實際需要進行調(diào)整。
[0073]各所述超級結(jié)子層的子溝槽即圖2中的子溝槽2a、2b和2c在縱向上都對準(zhǔn)，各所述超級結(jié)子層的P型子薄層縱向疊加形成P型薄層，各所述超級結(jié)子層的N型子薄層縱向疊加形成N型薄層，由所述P型薄層和所述N型薄層橫向交替排列組成所述超級結(jié)。
[0074]利用各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度都是單獨分開設(shè)置的特征，使得各所述超級結(jié)子層之間的耗盡層寬度具有層次結(jié)構(gòu)并用于提高所述超級結(jié)的完全反偏的時間、降低開關(guān)速度，從而降低超級結(jié)器件的對外電磁干擾性能。
[0075]在縱向上，各所述超級結(jié)子層的所述子溝槽的深度小于等于所述N型外延子層的厚度，相鄰兩層的所述P型子薄層之間相接觸或者隔離有所述N型外延子層。圖2中顯示的為，各所述超級結(jié)子層的所述子溝槽的深度小于所述N型外延子層的厚度，這樣相鄰的上下兩層的所述子溝槽并不連通，而是間隔有N型外延子層，這更加有利于使得各所述超級結(jié)子層之間的耗盡層寬度具有層次結(jié)構(gòu)。本發(fā)明實施例中各所述超級結(jié)子層之間的耗盡層寬度的層次結(jié)構(gòu)為階梯式層次結(jié)構(gòu)。
[0076]本發(fā)明實施例中，各所述超級結(jié)子層的所述子溝槽具有相同的寬度且采用相同的光刻掩膜版定義。也即各所述子溝槽2a、2b和2c之間的寬度相等，在橫向上形成的區(qū)域位置相同。
[0077]本發(fā)明實施例中，各所述超級結(jié)子層的所述子溝槽的寬度所能達到的最小值由所述子溝槽的深度和刻蝕工藝確定，在刻蝕工藝保持一定時，通過減少所述子溝槽的深度使所述子溝槽的寬度減少，從而降低所述超級結(jié)的N型薄層和P型薄層的寬度，降低所述超級結(jié)的導(dǎo)通電阻。也即本發(fā)明通過將外延層分開為多次形成以及子溝槽多次形成的工藝中，由于每層的子溝槽的深度減少了，故在相同的光刻刻蝕工藝條件下，子溝槽的寬度能夠做得更小，空間周期(pitch)會更小，能分別降低超級結(jié)的N型薄層的寬度和P型薄層的寬度，從而能降低所述超級結(jié)的導(dǎo)通電阻。
[0078]在保證各所述超級結(jié)子層之間的耗盡層寬度呈階梯式結(jié)構(gòu)的條件下，以及保證所述N型薄層和所述P型薄層的電荷平衡的條件下，各所述超級結(jié)子層之間N型外延子層的摻雜濃度和厚度、所述子溝槽的深度和所述P型外延子層的摻雜濃度根據(jù)實際需求進行設(shè)置。
[0079]圖2中所示的本發(fā)明實施例中，所述超級結(jié)應(yīng)用于超級結(jié)MOSFET器件中，在所述超級結(jié)形成之后還包括步驟:
[0080]首先、對整個N型區(qū)熔硅即晶圓(wafer)表面進行平滑處理，包括:淀積(Deposit)一層犧牲氧化層，厚度為1000埃，之后去除1000埃的犧牲氧化層，使得整個wafer面內(nèi)更平滑。
[0081 ] 之后淀積一層200埃的緩沖層，用于避免后續(xù)的離子注入工藝(MPWirafer表面的損傷，緩沖層需要在離子注入工藝完成后去除。
[0082]形成述超級結(jié)MOSFET器件的P型摻雜的體區(qū)4，所述體區(qū)4形成于各所述P型薄層的頂部并延伸到相鄰的所述N型薄層中。
[0083]在所述體區(qū)4的表面形成柵介質(zhì)層如柵氧化層6和多晶硅柵7，所述柵介質(zhì)層6和所述多晶硅柵7還延伸到所述體區(qū)4外的所述N型薄層表面，被所述多晶硅柵7覆蓋的所述體區(qū)4表面用于形成溝道。
[0084]進行N+注入在所述體區(qū)中形成源區(qū)8;在所述超級結(jié)背面進行N+注入形成漏區(qū)。
[0085]之后形成層間膜9;形成接觸孔，接觸孔穿過層間膜9和底部源區(qū)或多晶硅柵接觸；形成正面金屬層，正面金屬層圖形化后形成源極和柵極，源極通過接觸孔和源區(qū)連接，柵極通過接觸孔和多晶硅柵連接。之后進行背面減薄，減薄后形成背面金屬層，背面金屬層和漏區(qū)接觸并作為漏極。
[0086]在所述超級結(jié)形成之后和所述柵介質(zhì)層6形成之前，還包括在所述N型薄層表面形成N型摻雜的JFET區(qū)5的步驟。
[0087]相對于現(xiàn)有方法中JFET區(qū)和體區(qū)都放在超級結(jié)形成之前形成，本發(fā)明實施例中JFET區(qū)和體區(qū)需要都放在超級結(jié)形成之前形成，這也有利于減少JFET區(qū)和體區(qū)的熱過程，防止多次外延子層的生長工藝對JFET區(qū)和體區(qū)產(chǎn)生推進擴散效應(yīng)。
[0088]以上通過具體實施例對本發(fā)明進行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【主權(quán)項】