作為用于先進(jìn)互連的介電封頂阻擋層的含金屬膜的制作方法
【專利摘要】提供一種形成用于半導(dǎo)體器件中的互連結(jié)構(gòu)的方法。該方法開始于將低k塊狀介電層形成在基板上并接著在低k塊狀介電層中形成溝槽。在低k塊狀介電層上形成襯里層，該襯里層共形地沉積到該溝槽。在襯里層上形成銅層，該銅層填充溝槽。移除銅層與襯里層的部分以形成低k塊狀介電層、襯里層與銅層的上表面。在低k塊狀介電層、襯里層與銅層的上表面上形成含金屬介電層。
【專利說明】
作為用于先進(jìn)互連的介電封頂阻擋層的含金屬膜
技術(shù)領(lǐng)域
[0001] 本發(fā)明的各方面總體上設(shè)及用于半導(dǎo)體器件中的互連結(jié)構(gòu)與用于形成運(yùn)種結(jié)構(gòu) 的方法。
【背景技術(shù)】
[0002] 自從180納米CMOS技術(shù)節(jié)點(diǎn)W來，由于銅互連的高互連傳導(dǎo)性與電遷移抗性，銅互 連已經(jīng)變成產(chǎn)業(yè)標(biāo)準(zhǔn)。然而，與其他過渡金屬相比，銅在娃基材料中具有較高的擴(kuò)散率。在 器件操作器件，銅原子快速擴(kuò)散到周圍的二氧化娃或其他低k介電材料中創(chuàng)建短路路徑，短 路路徑劣化介電層并造成器件故障。因此，介電可靠性變成銅互連結(jié)構(gòu)中的主要擔(dān)憂之一。 目前的解決方案是將銅互連嵌入氮化粗或粗側(cè)壁阻擋層中并且利用含娃介電封頂層(諸 如，氮化娃或碳化娃)來封裝銅互連。由于電遷移的常見故障機(jī)制通過封頂層，封頂層的性 質(zhì)特別重要。
[0003] 使封頂層更厚來避免電遷移不是有效的解決方案，因?yàn)樵诮饘倩瘜盈B中封頂層的 介電常數(shù)最高，運(yùn)強(qiáng)力地削弱互連級(jí)的有效介電常數(shù)。因此，必須最小化封頂層的厚度，同 時(shí)仍維持有效的擴(kuò)散阻擋特征W及與鄰接層的良好粘合強(qiáng)度。
[0004] 半導(dǎo)體器件的制造商不斷地追求較低成本下的具有增加的容量的較小幾何結(jié)構(gòu)。 因此，也必須降低互連結(jié)構(gòu)與其相應(yīng)封頂層的尺寸。因?yàn)殡yW在小于20納米的厚度下確保 必要的擴(kuò)散阻擋特征，含娃介電封頂層(諸如，氮化娃或碳化娃層）的厚度已經(jīng)被限制到約 20納米。已經(jīng)提出替代方案，諸如在銅與含娃介電封頂層之間使用選擇性的金屬封頂阻擋 層或銅氮化娃緩沖層。然而，運(yùn)種方案是不期望的，由于互連抗性的增加，運(yùn)會(huì)降低器件性 能。
[0005] 因此，存在對(duì)改善的互連結(jié)構(gòu)與形成運(yùn)種結(jié)構(gòu)的方法的需求。

【發(fā)明內(nèi)容】

[0006] 在一個(gè)實(shí)施例中，提供一種形成用于半導(dǎo)體器件中的互連結(jié)構(gòu)的方法。該方法包 括:在基板上形成低k塊狀介電層;在低k塊狀介電層中形成溝槽;在低k塊狀介電層上形成 襯里層，襯里層共形地沉積至溝槽;在襯里層上形成銅層，其中銅層填充溝槽;移除銅層與 襯里層的部分W暴露低k塊狀介電層的上表面、襯里層的上表面與銅層的上表面；W及在低 k塊狀介電層的上表面、襯里層的上表面與銅層的上表面上形成含金屬介電層，其中含金屬 介電層是選自由金屬氧化物、金屬氮化物與金屬氮氧化物所構(gòu)成的組的金屬化合物。
[0007] 在另一個(gè)實(shí)施例中，提供一種半導(dǎo)體互連結(jié)構(gòu)。該互連結(jié)構(gòu)包括基板;低k塊狀介 電層，具有形成在該低k塊狀介電層中的溝槽;襯里層，共形地沉積在溝槽內(nèi)的低k塊狀介電 層上;銅層，設(shè)置在襯里層上且填充溝槽；W及含金屬介電層，具有接觸低k塊狀介電層、襯 里層與銅層的底面，其中含金屬介電層是選自由金屬氧化物、金屬氮化物與金屬氮氧化物 所構(gòu)成的組的金屬化合物。
【附圖說明】
[0008] 因此，為了可詳細(xì)理解本發(fā)明的上述特征的方式，可通過參照實(shí)施例對(duì)上文中簡(jiǎn) 短概述的本發(fā)明進(jìn)行更特定的描述，運(yùn)些實(shí)施例中的一些實(shí)施例在附圖中示出。然而，需注 意，附圖僅描繪本發(fā)明的典型實(shí)施例，因此附圖不被視為對(duì)本發(fā)明的范圍的限制，因?yàn)楸景l(fā) 明可接納其他等效實(shí)施例。
[0009] 圖1是形成互連結(jié)構(gòu)的工藝的工藝流程圖。
[0010] 圖2A-2G描繪圖1的工藝的不同階段的互連結(jié)構(gòu)。
[0011] 為了促進(jìn)理解，已經(jīng)盡可能應(yīng)用相同的附圖標(biāo)記指定附圖所共有的相同元件。構(gòu) 想了在一個(gè)實(shí)施例中公開的元件可有益地并入其他實(shí)施例而不需特別詳述。
【具體實(shí)施方式】
[0012] 描述了提供阻擋銅擴(kuò)散中的優(yōu)勢(shì)的用于半導(dǎo)體器件中的互連結(jié)構(gòu)與形成運(yùn)種結(jié) 構(gòu)的方法。具體地，采用含金屬介電層作為互連結(jié)構(gòu)中的封頂層W降低通過封頂層的電遷 移，由此實(shí)現(xiàn)小臨界寸的更穩(wěn)固互連。
[0013] 圖1是概述用于形成具有多個(gè)層的互連結(jié)構(gòu)的工藝100的工藝流程圖。圖2A-2G是 工藝100的不同階段時(shí)的互連結(jié)構(gòu)的橫剖面圖。在框102處，將基板200傳送到沉積反應(yīng)器的 處理腔室中。沉積反應(yīng)器可W是化學(xué)氣相沉積（CVD)腔室、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)腔室、原子層沉積(ALD)腔室或物理氣相沉積(PVD)腔室或適合用于沉積低k塊狀介 電層210的其他腔室?；?00提供表面，在該表面上可形成器件，利用形成于上方的互連結(jié) 構(gòu)來選擇性地連接器件。如此，基板200可W是半導(dǎo)體材料(諸如，娃、錯(cuò)或化合物半導(dǎo)體）、 介電材料(諸如，玻璃、陶瓷或塑料)或?qū)щ姴牧?諸如，侶或另一金屬）。
[0014] 在框104處，將低k塊狀介電層210形成在基板200上。可沉積低k塊狀介電層210達(dá) 至少約1000 A的厚度。低k塊狀介電層210由介電常數(shù)小于二氧化娃(或小于約4.0)的材料 形成，材料諸如滲雜碳的氧化娃，例如可從位于加利福尼亞州的圣克拉拉市的應(yīng)用材料有 限公司購(gòu)買到的BLACK diamond?低k介電膜。適合用于形成BLACKDIAM餅打低k介 電膜的低k塊狀介電層210的工藝氣體可包括八甲基環(huán)四硅氧烷(OMCTS)、氮與氧。OMCTS的 流率可W是約2000sccm至約3500sccm，例如約2700sccm。氮的流率可W是約SOOsccm至約 1200sccm，例如約900sccm。氧的流率可W是約IOOsccm至約200sccm，例如約160sccm。
[0015] 在一個(gè)實(shí)施例中，PECVD工藝被用來形成低k塊狀介電層210,但可使用其他沉積方 法?？稍跉怏w混合物被供應(yīng)到處理腔室后，將提供至處理腔室W形成低k塊狀介電層210的 氣體混合物電離成等離子體。PECVD工藝可使用高頻與低頻RF功率?？蒞 W約100瓦至約 1500瓦的功率水平、W約IMHz與約20MHz之間（例如，約13.56MHz)的頻率提供高頻RF功率。 可WW約0瓦至約500瓦的功率水平、W約200曲Z與約IMHz之間（例如，約350曲Z)的頻率提 供低頻RF功率。RF功率可W是循環(huán)式或脈沖式且可W是連續(xù)的或非連續(xù)的。在低k塊狀介電 層210的沉積期間，可將沉積反應(yīng)器的處理腔室維持在約200°C與約650°C之間（例如，350 °C)的溫度下W及約0.5托與20托(例如，5托)的壓力下。在低k塊狀介電層210的沉積期間， 噴淋頭與基板支撐基座之間的間距可在約200密耳與約1，000密耳之間（例如，350密耳）。
[0016] 在框106處，將溝槽212形成在低k塊狀介電層210中?？赏ㄟ^圖案化低k塊狀介電層 210上的光刻膠層并使用適當(dāng)?shù)奈g刻工藝來形成溝槽212。
[0017] 在框108處，將襯里層214形成在低k塊狀介電層210上。襯里層214還共形地沉積至 溝槽212。襯里層214可被沉積到約0.5 A至約20 A的厚度。襯里層214可W是粗、氮化粗、 釘或其他適當(dāng)材料的層。在某些實(shí)施例中，ALD或PVD工藝被用來形成襯里層214,但可使用 其他沉積方法。
[0018] 在框110處，將銅層216形成在襯里層214上。銅層216填充溝槽212且可覆蓋低k塊 狀介電層210的一部分?？赏ㄟ^任何適當(dāng)?shù)募夹g(shù)來沉積銅層216。例如，可通過使用ALD或PVD 來沉積銅層216的一部分W形成銅晶層，并接著通過電鍛工藝來形成銅層216的剩余部分。 [0019] 在框112處，移除銅層216與襯里層214的部分W暴露低k塊狀介電層210的上表面、 襯里層214的上表面與銅層216的上表面?？墒褂没瘜W(xué)機(jī)械研磨來移除銅層216與襯里層214 的部分。在框112之后，低k塊狀介電層210、襯里層214與銅層216的上表面可基本上共面。
[0020] 在框114處，將含金屬介電層218形成在低k塊狀介電層210的上表面、襯里層214的 上表面與銅層216的上表面上。含金屬介電層218可W是選自由金屬氧化物、金屬氮化物與 金屬氮氧化物所構(gòu)成的組的金屬介電化合物。
[0021] 可用作含金屬介電層218的金屬氧化物的示例包括氧化侶、氧化鋒、氧化儀、氧化 儀、氧化給、氧化錯(cuò)、氧化粗、氧化鐵、氧化銅、氧化姉與上述的非化學(xué)計(jì)量的形式或組合。可 通過使用ALD、CVD或PVD、旋涂(SP in-on)技術(shù)或其他適當(dāng)技術(shù)來沉積金屬氧化物。
[0022] 在一個(gè)實(shí)施例中，氧化侶被用作含金屬介電層218?？赏ㄟ^將=甲基侶（TMA)與水 用作前體來通過ALD形成氧化侶層?；蛘撸赏ㄟ^使用TMA與氧作為前體來使用等離子體增 強(qiáng)工藝來形成氧化侶層。
[0023] 在另一個(gè)實(shí)施例中，氧化儀被用作為含金屬介電層218?？赏ㄟ^將二乙基儀、雙(環(huán) 戊二締基)儀或雙（乙基環(huán)戊二締基)儀用作第一前體W及將水用作第二前體的ALD來形成 氧化儀層。
[0024] 可被用作為含金屬介電層218的金屬氮化物的示例包括氮化侶、氮化鐵與氮化錯(cuò)。 在一個(gè)實(shí)施例中，氮化侶被用作為含金屬介電層218?？赏ㄟ^將TMA與氨用作前體的等離子 體增強(qiáng)ALD工藝來形成氮化侶層。
[0025] 氮氧化侶是可被用于含金屬介電層218的示例性金屬氮氧化物?？蓪MA、氨與水 用作前體來形成氮氧化侶層。
[0026] 含金屬介電層218的厚度可小于約20納米(例如，約5納米）。在某些實(shí)施例中，含金 屬介電層218的厚度可在約0.5納米與約1.0納米之間（例如，約0.7納米）。
[0027] 在某些實(shí)施例中，具有小于12的介電常數(shù)W及在5MV/厘米與20MV/厘米之間的介 電強(qiáng)度的金屬介電化合物被用作含金屬介電層218。具有運(yùn)種介電常數(shù)與介電強(qiáng)度的組合 的金屬介電化合物可用作用于小于1納米(例如，0.5納米)的厚度的銅互連的有效封頂層。
[0028] 在框116處，將附加的低k塊狀介電層220形成在含金屬介電層218上?？筛鶕?jù)與參 照形成低k塊狀介電層210在上文描述的工藝相似的工藝來形成附加的低k塊狀介電層220。
[0029] 若在基板200上需要附加的互連，那么可如決定操作118所述，重復(fù)W下工藝:將溝 槽212形成在低k塊狀介電層210中；將襯里層214形成在低k塊狀介電層210上;將銅層216形 成在襯里層214上并填充溝槽212;移除銅層216與襯里層214的部分W暴露低k塊狀介電層 210的上表面、襯里層214的上表面與銅層216的上表面;將含金屬介電層218形成在低k塊狀 介電層210的上表面、襯里層214的上表面與銅層216的上表面上；W及將附加的低k塊狀介 電層220形成在含金屬介電層218上?？赏ㄟ^使工藝重復(fù)任何期望的次數(shù)來提供任何數(shù)目的 互連。 雖然上文針對(duì)本發(fā)明的實(shí)施例，但可設(shè)計(jì)出本發(fā)明的其他與進(jìn)一步實(shí)施例而不背離本 發(fā)明的基本范圍，且本發(fā)明的范圍由所附權(quán)利要求書來確定。
【主權(quán)項(xiàng)】
1. 一種用于形成互連結(jié)構(gòu)的方法，所述方法包括以下步驟： (a) 將低k塊狀介電層形成在基板上； (b) 將溝槽形成在所述低k塊狀介電層中； (c) 將襯里層形成在所述低k塊狀介電層上，所述襯里層共形地沉積至所述溝槽； (d) 將銅層形成在所述襯里層上，其中所述銅層填充所述溝槽； (e) 移除所述銅層與所述襯里層的數(shù)個(gè)部分以暴露所述低k塊狀介電層的上表面、所述 襯里層的上表面與所述銅層的上表面；以及 (f) 將含金屬介電層形成在所述低k塊狀介電層的上表面、所述襯里層的上表面與所述 銅層的上表面上，其中所述含金屬介電層是選自由金屬氧化物、金屬氮化物與金屬氮氧化 物所構(gòu)成的組的金屬化合物。2. 如權(quán)利要求1所述的方法，進(jìn)一步包括以下步驟： (g) 將第二低k塊狀介電層形成在所述含金屬介電層上；以及 (h) 重復(fù)步驟(b)至(f)。3. 如權(quán)利要求1所述的方法，其中所述含金屬介電層是具有小于12的介電常數(shù)以及大 于8MV/厘米的介電強(qiáng)度的材料。4. 如權(quán)利要求1所述的方法，其中所述含金屬介電層的厚度是20納米或更小。5. 如權(quán)利要求1所述的方法，其中所述含金屬介電層的厚度在約0.5納米至約1納米的 范圍中。6. 如權(quán)利要求1所述的方法，其中所述含金屬介電層是選自由氧化鋁、氧化鎂、氮化鋁 與氮氧化鋁所構(gòu)成的組的材料。7. 如權(quán)利要求1所述的方法，其中所述含金屬介電層是氧化鋁。8. 如權(quán)利要求6所述的方法，其中所述含金屬介電層的厚度在約0.5納米至約1納米的 范圍中。9. 一種半導(dǎo)體互連結(jié)構(gòu)，包括： 基板； 低k塊狀介電層，所述低k塊狀介電層具有溝槽，所述溝槽形成在所述低k塊狀介電層 中； 襯里層，所述襯里層共形地沉積所述低k塊狀介電層上且在所述溝槽內(nèi)； 銅層，所述銅層設(shè)置在所述襯里層上且填充所述溝槽；以及 含金屬介電層，所述含金屬介電層具有接觸所述低k塊狀介電層、所述襯里層與所述銅 層的底面，其中所述含金屬介電層是選自由金屬氧化物、金屬氮化物與金屬氮氧化物所構(gòu) 成的組的金屬化合物。10. 如權(quán)利要求9所述的結(jié)構(gòu)，進(jìn)一步包括： 第二低k塊狀介電層，所述第二低k塊狀介電層具有溝槽，所述溝槽形成在所述第二低k 塊狀介電層中； 第二襯里層，所述第二襯里層共形地沉積在所述第二低k塊狀介電層上且在所述溝槽 內(nèi)； 第二銅層，所述第二銅層設(shè)置在所述第二襯里層上且填充形成在所述第二低k塊狀介 電層中的溝槽;以及 第二含金屬介電層，所述第二含金屬介電層具有接觸所述第二低k塊狀介電層、所述第 二襯里層與所述第二銅層的底面，其中所述第二含金屬介電層是選自由金屬氧化物、金屬 氮化物與金屬氮氧化物所構(gòu)成的組的金屬化合物。11. 如權(quán)利要求9所述的結(jié)構(gòu)，其中所述含金屬介電層是具有小于12的介電常數(shù)以及大 于8MV/厘米的介電強(qiáng)度的材料。12. 如權(quán)利要求9所述的結(jié)構(gòu)，其中所述含金屬介電層的厚度是20納米或更小。13. 如權(quán)利要求9所述的結(jié)構(gòu)，其中所述含金屬介電層的厚度在約0.5納米至約1納米的 范圍中。14. 如權(quán)利要求9所述的結(jié)構(gòu)，其中所述含金屬介電層是選自由氧化鋁、氧化鎂、氮化鋁 與氮氧化鋁所構(gòu)成的組的材料。15. 如權(quán)利要求14所述的結(jié)構(gòu)，其中所述含金屬介電層的厚度在約0.5納米至約1納米 的范圍中。
【文檔編號(hào)】H01L21/768GK105830210SQ201480069735
【公開日】2016年8月3日
【申請(qǐng)日】2014年11月25日
【發(fā)明人】陳宏 , 陳一宏, A·B·瑪里克, M·B·奈克, S·D·耐馬尼
【申請(qǐng)人】應(yīng)用材料公司