層疊封裝及移動(dòng)終端的制作方法
【專利摘要】本發(fā)明公開(kāi)一種層疊封裝，包括上封裝和上封裝，所述下封裝包括依次層疊設(shè)置的第一基板、第一芯片組以及接合件，所述接合件包括第二基板和多個(gè)第一焊球，所述第二基板位于所述第一芯片組背離所述第一基板的一側(cè)，所述第二基板電性連接至所述第一基板，所述多個(gè)第一焊球位于所述第二基板背離所述第一芯片組的一側(cè)；所述上封裝包括至少兩個(gè)子上封裝，每個(gè)所述子上封裝均連接所述多個(gè)第一焊球，以電性連接至所述下封裝。本發(fā)明所述層疊封裝的體積小。本發(fā)明還公開(kāi)一種移動(dòng)終端。
【專利說(shuō)明】
層疊封裝及移動(dòng)終端
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及移動(dòng)終端技術(shù)領(lǐng)域，尤其涉及一種層疊封裝以及一種應(yīng)用所述層疊封裝的移動(dòng)終端。
【背景技術(shù)】
[0002]在現(xiàn)有移動(dòng)終端(例如手機(jī))的主板中，所占面積較大的零件封裝主要是基帶芯片(Base band，BB)、雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data rate synchronousDynamic Random Access Memory ,DDR SDRAM，簡(jiǎn)稱DDR)以及閃存芯片(Flash)。現(xiàn)有技術(shù)中，通常先將基帶芯片、雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器以及閃存芯片各自單獨(dú)封裝，例如基帶芯片采用球柵陣列封裝(Ball Grid Array Package，BGA)，雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器采用細(xì)間距球柵陣列封裝(Fine-Pitch Ball Grid Array，F(xiàn)BGA)，閃存芯片采用薄型小尺寸封裝(Thin Small Outline Package，TS0P)，再將上述三者平鋪封裝在主板上，占用很大的主板空間，使得主板體積大，不利于移動(dòng)終端的小型化、輕薄化設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問(wèn)題在于提供一種小體積的層疊封裝以及一種應(yīng)用所述層疊封裝的移動(dòng)終端。
[0004]為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施方式采用如下技術(shù)方案:
[0005]—方面，提供一種層疊封裝，包括:
[0006]下封裝，包括依次層疊設(shè)置的第一基板、第一芯片組以及接合件，所述接合件包括第二基板和多個(gè)第一焊球，所述第二基板位于所述第一芯片組背離所述第一基板的一側(cè)，所述第二基板電性連接至所述第一基板，所述多個(gè)第一焊球位于所述第二基板背離所述第一芯片組的一側(cè);和
[0007]上封裝，包括至少兩個(gè)子上封裝，每個(gè)所述子上封裝均連接所述多個(gè)第一焊球，以電性連接至所述下封裝。
[0008]其中，所述第二基板包括多個(gè)第一焊盤(pán)和多個(gè)第二焊盤(pán)，所述多個(gè)第一焊盤(pán)和所述多個(gè)第二焊盤(pán)分別布置在所述第二基板的相對(duì)的兩個(gè)表面上，所述多個(gè)第一焊球一一對(duì)應(yīng)地連接至所述多個(gè)第一焊盤(pán)，所述多個(gè)第二焊盤(pán)電性連接所述第一基板。
[0009]其中，所述多個(gè)第二焊盤(pán)通過(guò)鍵合線電性連接至所述第一基板。
[0010]其中，所述第一基板包括多個(gè)第三焊盤(pán)和多個(gè)第四焊盤(pán)，所述多個(gè)第三焊盤(pán)和所述多個(gè)第四焊盤(pán)分別布置在所述第一基板的相對(duì)的兩個(gè)表面上，所述多個(gè)第二焊盤(pán)電性連接所述多個(gè)第三焊盤(pán)，所述多個(gè)第四焊盤(pán)用于電性連接外部電路。
[0011]其中，所述層疊封裝還包括多個(gè)第二焊球，所述多個(gè)第二焊球一一對(duì)應(yīng)地連接所述多個(gè)第四焊盤(pán)。
[0012]其中，所述第一芯片組包括層疊設(shè)置的第一子芯片和第二子芯片，所述第一子芯片位于所述第二子芯片和所述第一基板之間，所述第一子芯片電性連接所述第一基板，所述的第二子芯片電性連接所述第二基板。
[0013]其中，所述第一子芯片通過(guò)鍵合線或者焊球電性連接所述多個(gè)所述第三焊盤(pán)，所述第二子芯片通過(guò)焊球或者直接抵接以電性連接所述第二焊盤(pán)。
[0014]其中，所述下封裝還包括下密封件，用以包裹所述第一芯片組和所述接合件，所述下密封件開(kāi)設(shè)缺口，用以暴露所述多個(gè)第一焊球。
[0015]其中，每個(gè)所述子上封裝均包括第三基板和位于所述第三基板上方的第二芯片組，所述第三基板包括多個(gè)第五焊盤(pán)和多個(gè)第六焊盤(pán)，所述多個(gè)第五焊盤(pán)和所述多個(gè)第六焊盤(pán)分別布置在所述第三基板的相對(duì)的兩個(gè)表面上，所述第二芯片組電性連接所述多個(gè)第五焊盤(pán)，所述多個(gè)第六焊盤(pán)一一對(duì)應(yīng)地連接至所述多個(gè)第一焊球。
[0016]另一方面，還提供一種移動(dòng)終端，包括如上任一項(xiàng)所述的層疊封裝。
[0017]相較于現(xiàn)有技術(shù)，本發(fā)明具有以下有益效果:
[0018]本發(fā)明實(shí)施例所述上封裝包括至少兩個(gè)子上封裝，每個(gè)所述子上封裝均通過(guò)所述接合件電性連接至所述下封裝，也即所述層疊封裝集成有至少三組芯片組，集成密度更高，從而減小所述層疊封裝的體積。
[0019]同時(shí)，當(dāng)所述層疊封裝應(yīng)用于移動(dòng)終端時(shí)，可減小用于連接所述層疊封裝的主板的面積，有效減小所述移動(dòng)終端的大小尺寸，降低成本。
【附圖說(shuō)明】
[0020]為了更清楚地說(shuō)明本發(fā)明的技術(shù)方案，下面將對(duì)實(shí)施方式中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施方式，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以如這些附圖獲得其他的附圖。
[0021 ]圖1是本發(fā)明實(shí)施例提供的一種層疊封裝的結(jié)構(gòu)示意圖。
[0022]圖2是本發(fā)明實(shí)施例提供的一種層疊封裝的下封裝的結(jié)構(gòu)示意圖。
[0023]圖3是本發(fā)明實(shí)施例提供的另一種層疊封裝的結(jié)構(gòu)示意圖。
[0024]圖4是本發(fā)明實(shí)施例提供的一種層疊封裝的子上封裝的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0025]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有作出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0026]此外，以下各實(shí)施例的說(shuō)明是參考附加的圖示，用以例示本發(fā)明可用以實(shí)施的特定實(shí)施例。本發(fā)明中所提到的方向用語(yǔ)，例如，“上”、“下”、“前”、“后”、“左”、“右”、“內(nèi)”、“外”、“側(cè)面”等，僅是參考附加圖式的方向，因此，使用的方向用語(yǔ)是為了更好、更清楚地說(shuō)明及理解本發(fā)明，而不是指示或暗指所指的裝置或元件必須具有特定的方位、以特定的方位構(gòu)造和操作，因此不能理解為對(duì)本發(fā)明的限制。
[0027]在本發(fā)明的描述中，需要說(shuō)明的是，除非另有明確的規(guī)定和限定，術(shù)語(yǔ)“安裝”、“相連”、“連接”、“設(shè)置在……上”應(yīng)做廣義理解，例如，可以是固定連接，也可以是可拆卸地連接，或者一體地連接;可以是機(jī)械連接;可以是直接相連，也可以通過(guò)中間媒介間接相連，可以是兩個(gè)元件內(nèi)部的連通。對(duì)于本領(lǐng)域的普通技術(shù)人員而言，可以具體情況理解上述術(shù)語(yǔ)在本發(fā)明中的具體含義。
[0028]此外，在本發(fā)明的描述中，除非另有說(shuō)明，“多個(gè)”的含義是兩個(gè)或兩個(gè)以上。若本說(shuō)明書(shū)中出現(xiàn)“工序”的用語(yǔ)，其不僅是指獨(dú)立的工序，在與其它工序無(wú)法明確區(qū)別時(shí)，只要能實(shí)現(xiàn)該工序所預(yù)期的作用則也包括在本用語(yǔ)中。另外，本說(shuō)明書(shū)中用“?”表示的數(shù)值范圍是指將“?”前后記載的數(shù)值分別作為最小值及最大值包括在內(nèi)的范圍。在附圖中，結(jié)構(gòu)相似或相同的單元用相同的標(biāo)號(hào)表示。
[0029]請(qǐng)參閱圖1，本發(fā)明實(shí)施例提供一種層疊封裝(Package on package，Ρ0Ρ) 100，包括層疊設(shè)置的上封裝I和下封裝2。其中，所述下封裝2包括依次層疊設(shè)置的第一基板21、第一芯片組22以及接合件23。所述接合件23包括第二基板231和多個(gè)第一焊球232，所述第二基板231位于所述第一芯片組22與所述多個(gè)第一焊球232之間，并且所述第二基板231電性連接至所述第一基板21。所述上封裝I包括至少兩個(gè)子上封裝10，每個(gè)所述子上封裝10均連接所述多個(gè)第一焊球232，以電性連接至所述下封裝2，此時(shí)每個(gè)所述上封裝I均依次通過(guò)所述多個(gè)第一焊球232、所述第二基板231電性連接至所述第一基板21。每個(gè)所述子上封裝10均包括第三基板11和位于所述第三基板11上方的第二芯片組12。
[0030]在本實(shí)施例中，所述上封裝I包括至少兩個(gè)子上封裝10，每個(gè)所述子上封裝10均通過(guò)所述接合件23電性連接至所述下封裝2，也即所述層疊封裝100集成有至少三組芯片組，集成密度更高，從而減小所述層疊封裝100的體積。
[0031]同時(shí)，當(dāng)所述層疊封裝100應(yīng)用于移動(dòng)終端時(shí)，可減小用于連接所述層疊封裝100的主板的面積，有效減小所述移動(dòng)終端的大小尺寸，降低成本。
[0032]再者，由于所述接合件23形成在所述第一芯片組22背離所述第一基板21的一側(cè)，因此所述第一基板21的接觸所述第一芯片組22的面積僅需要略大于所述第一芯片組22即可，也即所述第一基板21的占用的主板的面積(相當(dāng)于所述下封裝2的占用面積)進(jìn)一步減小，有效減小所述移動(dòng)終端的大小尺寸，降低成本。
[0033]應(yīng)當(dāng)理解的，本實(shí)施例中，不同的所述子上封裝10的所述第二芯片組12可以是相同的，也可以是不同的。
[0034]舉例而言，所述第一芯片組22為基帶芯片(Base band，BB)，兩個(gè)所述第二芯片組12分別為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Double Data rate synchronous DynamicRandom Access Memory ,DDR SDRAM，簡(jiǎn)稱DDR)以及閃存芯片(Flash)。當(dāng)本實(shí)施例所述層疊封裝100連接至主板時(shí)，僅基帶芯片的封裝(也即所述下封裝2)占用主板面積，相較于現(xiàn)有技術(shù)，減小了存儲(chǔ)器的封裝和閃存芯片的封裝所占用的主板面積，故而可有效縮小主板面板，進(jìn)而減小所述移動(dòng)終端的大小尺寸，降低成本。
[0035]應(yīng)當(dāng)理解的，所述第一芯片組22大于所述第二芯片組12。
[0036]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述第二基板231包括多個(gè)第一焊盤(pán)233和多個(gè)第二焊盤(pán)234，所述多個(gè)第一焊盤(pán)233和所述多個(gè)第二焊盤(pán)234分別布置在所述第二基板231的相對(duì)的兩個(gè)表面上，所述多個(gè)第一焊球232—一對(duì)應(yīng)地連接至所述多個(gè)第一焊盤(pán)233，所述多個(gè)第二焊盤(pán)234電性連接所述第一基板21。
[0037]應(yīng)當(dāng)理解的，所述多個(gè)第一焊盤(pán)233的數(shù)量大于等于所述多個(gè)第一焊球232的數(shù)量，使得每一個(gè)所述第一焊球232均能單獨(dú)的連接至不同的所述第一焊盤(pán)233。
[0038]此外，所述第二基板231還包括電路線(circuit wire)235，所述電路線235用于連接所述多個(gè)第一焊盤(pán)233與所述多個(gè)第二焊盤(pán)234。所述電路線235可如圖2所示設(shè)置，也可采用其他布置方式。
[0039]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述多個(gè)第二焊盤(pán)234通過(guò)鍵合線(bonding wire)236電性連接至所述第一基板21。當(dāng)然，在其他實(shí)施方式中，所述第二焊盤(pán)234也可通過(guò)其他方式電性連接至所述第一基板21，例如導(dǎo)電柱等。
[0040]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述第一基板21包括多個(gè)第三焊盤(pán)211和多個(gè)第四焊盤(pán)212，所述多個(gè)第三焊盤(pán)211和所述多個(gè)第四焊盤(pán)212分別布置在所述第一基板21的相對(duì)的兩個(gè)表面上，所述多個(gè)第二焊盤(pán)234電性連接所述多個(gè)第三焊盤(pán)211，所述多個(gè)第四焊盤(pán)212用于電性連接外部電路。
[0041]此外，所述第一基板21還包括電路線(circuit wire)213，所述電路線213用于連接所述多個(gè)第三焊盤(pán)211與所述多個(gè)第四焊盤(pán)212。所述電路線213可如圖2所示設(shè)置，也可采用其他布置方式。
[0042]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述層疊封裝100還包括多個(gè)第二焊球24，所述多個(gè)第二焊球24—一對(duì)應(yīng)地連接所述多個(gè)第四焊盤(pán)212。也即，所述多個(gè)第二焊球24用以使所述多個(gè)第四焊盤(pán)212連接至外部電路(例如移動(dòng)終端的主板電路等)，當(dāng)然，也可采用其他形式的連接端子，例如導(dǎo)電柱等。
[0043]應(yīng)當(dāng)理解的，所述多個(gè)第四焊盤(pán)212的數(shù)量大于等于所述多個(gè)第二焊球24的數(shù)量，使得每一個(gè)所述第二焊球24均能單獨(dú)的連接至不同的所述第四焊盤(pán)212。
[0044]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述第一芯片組22通過(guò)粘合劑25安裝在所述基板上，并且通過(guò)鍵合線(236、237)電性連接所述多個(gè)第三焊盤(pán)211。
[0045]進(jìn)一步地，請(qǐng)參閱圖3，作為另一種可選實(shí)施例，所述第一芯片組22通過(guò)焊球26倒裝連接至所述多個(gè)第三焊盤(pán)211，簡(jiǎn)化了所述下封裝2的結(jié)構(gòu)，且減少了所述下封裝2的制備工序，降低成本。
[0046]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述第一芯片組22包括層疊設(shè)置的第一子芯片221和第二子芯片222，所述第一子芯片221位于所述第二子芯片222和所述第一基板21之間，所述第一子芯片221電性連接所述第一基板21，所述的第二子芯片222電性連接所述第二基板231。
[0047]可選的，如圖1和圖2所示，所述第一子芯片221通過(guò)粘合劑25安裝至所述第一基板21，并通過(guò)鍵合線237電性連接所述多個(gè)第三焊盤(pán)211。或者，如圖3所示，所述第一子芯片221通過(guò)焊球26倒裝至所述第一基板21，且所述焊球26電性連接所述多個(gè)第三焊盤(pán)211。
[0048]可選的，如圖1和圖2所示，所述第二子芯片222通過(guò)粘合劑27安裝至所述第一子芯片221背離所述第一基板21的表面上，并且通過(guò)焊球(圖中未示出)或者直接抵接的方式電性連接所述第二焊盤(pán)234。
[0049]進(jìn)一步地，請(qǐng)一并參閱圖1和圖2，作為一種可選實(shí)施例，所述下封裝2還包括下密封件29，用以包裹所述第一芯片組22和所述接合件23。同時(shí)，所述下密封件29開(kāi)設(shè)缺口 291，用以暴露所述多個(gè)第一焊球232，以使所述下封裝2得以連接所述上封裝I。所述下密封件29可用于支撐所述接合件23，并且保護(hù)所述第一芯片組22和鍵合線(236、237)。優(yōu)選的，所述下密封件29的上表面與所述多個(gè)第一焊球232的最高點(diǎn)大致平齊，使得所述下密封件29可用于支撐所述上封裝I，減少或避免所述第二基板231發(fā)生形變，進(jìn)而保護(hù)所述第一芯片組22。
[0050]可選的，所述下密封件29包括環(huán)氧模制化合物(epoxy molding compound)。
[0051]進(jìn)一步地，請(qǐng)一并參閱圖1和圖4，作為一種可選實(shí)施例，每個(gè)所述子上封裝10的所述第三基板11包括多個(gè)第五焊盤(pán)111和多個(gè)第六焊盤(pán)112，所述多個(gè)第五焊盤(pán)111和所述多個(gè)第六焊盤(pán)112分別布置在所述第三基板11的相對(duì)的兩個(gè)表面上，所述第二芯片組12電性連接所述多個(gè)第五焊盤(pán)111，所述多個(gè)第六焊盤(pán)112—一對(duì)應(yīng)地連接至所述多個(gè)第一焊球232，使得所述子上封裝10連接所述下封裝2。
[°°52] 此外，所述第三基板11還包括電路線(circuit wire)113，所述電路線113用于連接所述多個(gè)第五焊盤(pán)111與所述多個(gè)第六焊盤(pán)112。所述電路線113可如圖4所示設(shè)置，也可采用其他布置方式。
[0053]可選的，所述第二芯片組12可僅包括一個(gè)芯片，也可以包括至少兩個(gè)層疊設(shè)置的子芯片。所述第二芯片組12通過(guò)粘合劑121安裝在所述基板上，并且通過(guò)鍵合線(122、123)電性連接所述多個(gè)第五焊盤(pán)111?；蛘?，所述第二芯片組12通過(guò)焊球倒裝連接至所述多個(gè)第五焊盤(pán)111，簡(jiǎn)化了所述子上封裝10的結(jié)構(gòu)，且減少了所述子上封裝10的制備工序，降低成本。
[0054]進(jìn)一步地，請(qǐng)一并參閱圖1和圖4，作為一種可選實(shí)施例，每個(gè)所述子上封裝10均包括上密封件13，用以包裹所述第二芯片組12和所述鍵合線(122、123)，此時(shí)所述第六焊盤(pán)112處于暴露狀態(tài)。所述上密封件13可用于保護(hù)所述第二芯片組12和鍵合線(122、123)。
[0055]進(jìn)一步地，作為一種可選實(shí)施例，所述上密封件13的材料與所述下密封件29的材料相同，用以減少所述層疊封裝100的物料種類，降低成本。
[0056]進(jìn)一步地，請(qǐng)參閱圖1，作為一種可選實(shí)施例，所述層疊封裝100還包括密封件3，用以密封所述上封裝I和所述下封裝2，同時(shí)暴露出所述第一基板21，使得所述層疊封裝100形成一個(gè)完整的封裝體。所述密封件3同時(shí)填充在任意相鄰的所述子上封裝10之間以及所有所述子上封裝10與所述第二基板231之間(此時(shí)所述多個(gè)第一焊球232被所述密封件3所包裹)，用以包裹所有所述子上封裝1，起到保護(hù)和支撐作用。
[0057]請(qǐng)一并參閱圖1、圖2以及圖3，本實(shí)施例所述層疊封裝100，可采用如下方法制備形成:
[0058]Stepl:提供第一基板21，在所述第一基板21上依次形成第一芯片組22、第二基板231以及多個(gè)第一焊球232，設(shè)置多條鍵合線(236,237),使得所述第二基板231以及所述第一芯片組22均電性連接所述第一基板21;
[0059]Step2:提供第三基板11，在所述第三基板11上形成第二芯片組12，設(shè)置多條鍵合線(122、123)，使得所述第二芯片組12電性連接所述第三基板11 ；
[0060]Step3:分別塑封所述第一芯片組22以及所述第二芯片組12，以分別形成下封裝2以及子上封裝10，所述下封裝2暴露出多個(gè)第一焊球232，所述子上封裝10暴露出第三基板11;
[0061]Step4:安裝兩個(gè)所述子上封裝10至所述下封裝2，使每個(gè)所述子上封裝10的第三基板11均連接所述多個(gè)第一焊球232，以形成半封裝件；
[0062]Step5:塑封所述半封裝件，暴露出所述第一基板21，以形成層疊封裝100。
[0063]應(yīng)當(dāng)理解的，步驟Stepl和步驟Step2的前后順序可對(duì)調(diào)。
[0064]本發(fā)明實(shí)施例還提供一種移動(dòng)終端，包括如前述任一實(shí)施例所述的層疊封裝100(如圖1至圖4所示)。所述移動(dòng)終端還包括用于連接所述層疊封裝100的主板。在本實(shí)施例中，由于所述層疊封裝100集成有至少三組芯片組，集成密度更高，體積小，故而所述主板的面積，有效減小所述移動(dòng)終端的大小尺寸，降低成本。
[0065]所述移動(dòng)終端指可以在移動(dòng)中使用的計(jì)算機(jī)設(shè)備，包括但不限于手機(jī)、筆記本、平板電腦、POS機(jī)、車(chē)載電腦、相機(jī)等。
[0066]以上對(duì)本發(fā)明實(shí)施例進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對(duì)本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說(shuō)明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對(duì)于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。
【主權(quán)項(xiàng)】
1.一種層疊封裝，其特征在于，包括: 下封裝，包括依次層疊設(shè)置的第一基板、第一芯片組以及接合件，所述接合件包括第二基板和多個(gè)第一焊球，所述第二基板位于所述第一芯片組背離所述第一基板的一側(cè)，所述第二基板電性連接至所述第一基板，所述多個(gè)第一焊球位于所述第二基板背離所述第一芯片組的一側(cè);和 上封裝，包括至少兩個(gè)子上封裝，每個(gè)所述子上封裝均連接所述多個(gè)第一焊球，以電性連接至所述下封裝。2.如權(quán)利要求1所述的層疊封裝，其特征在于，所述第二基板包括多個(gè)第一焊盤(pán)和多個(gè)第二焊盤(pán)，所述多個(gè)第一焊盤(pán)和所述多個(gè)第二焊盤(pán)分別布置在所述第二基板的相對(duì)的兩個(gè)表面上，所述多個(gè)第一焊球一一對(duì)應(yīng)地連接至所述多個(gè)第一焊盤(pán)，所述多個(gè)第二焊盤(pán)電性連接所述第一基板。3.如權(quán)利要求2所述的層疊封裝，其特征在于，所述多個(gè)第二焊盤(pán)通過(guò)鍵合線電性連接至所述第一基板。4.如權(quán)利要求2所述的層疊封裝，其特征在于，所述第一基板包括多個(gè)第三焊盤(pán)和多個(gè)第四焊盤(pán)，所述多個(gè)第三焊盤(pán)和所述多個(gè)第四焊盤(pán)分別布置在所述第一基板的相對(duì)的兩個(gè)表面上，所述多個(gè)第二焊盤(pán)電性連接所述多個(gè)第三焊盤(pán)，所述多個(gè)第四焊盤(pán)用于電性連接外部電路。5.如權(quán)利要求4所述的層疊封裝，其特征在于，所述層疊封裝還包括多個(gè)第二焊球，所述多個(gè)第二焊球一一對(duì)應(yīng)地連接所述多個(gè)第四焊盤(pán)。6.如權(quán)利要求4所述的層疊封裝，其特征在于，所述第一芯片組包括層疊設(shè)置的第一子芯片和第二子芯片，所述第一子芯片位于所述第二子芯片和所述第一基板之間，所述第一子芯片電性連接所述第一基板，所述的第二子芯片電性連接所述第二基板。7.如權(quán)利要求6所述的層疊封裝，其特征在于，所述第一子芯片通過(guò)鍵合線或者焊球電性連接所述多個(gè)所述第三焊盤(pán)，所述第二子芯片通過(guò)焊球或者直接抵接以電性連接所述第二焊盤(pán)。8.如權(quán)利要求1所述的層疊封裝，其特征在于，所述下封裝還包括下密封件，用以包裹所述第一芯片組和所述接合件，所述下密封件開(kāi)設(shè)缺口，用以暴露所述多個(gè)第一焊球。9.如權(quán)利要求1所述的層疊封裝，其特征在于，每個(gè)所述子上封裝均包括第三基板和位于所述第三基板上方的第二芯片組，所述第三基板包括多個(gè)第五焊盤(pán)和多個(gè)第六焊盤(pán)，所述多個(gè)第五焊盤(pán)和所述多個(gè)第六焊盤(pán)分別布置在所述第三基板的相對(duì)的兩個(gè)表面上，所述第二芯片組電性連接所述多個(gè)第五焊盤(pán)，所述多個(gè)第六焊盤(pán)一一對(duì)應(yīng)地連接至所述多個(gè)第一焊球。10.一種移動(dòng)終端，其特征在于，包括如權(quán)利要求1?9任一項(xiàng)所述的層疊封裝。
【文檔編號(hào)】H01L23/492GK105845642SQ201610355581
【公開(kāi)日】2016年8月10日
【申請(qǐng)日】2016年5月26日
【發(fā)明人】陳娟
【申請(qǐng)人】武漢華星光電技術(shù)有限公司