一種基于三維陶瓷基板的六位數(shù)字延遲線的制作方法
【專利摘要】本發(fā)明公開了基于三維陶瓷結(jié)構(gòu)的六位數(shù)字延遲線，包括依次相連的發(fā)射/接收輸入隔離開關(guān)、六位延遲線單元和發(fā)射/接收輸出隔離開關(guān)；每位延遲線開關(guān)的相位延遲線均設(shè)置于陶瓷基板上，并且由多位延遲線單元相位延遲線通過設(shè)置于陶瓷基板和接地層上的通孔連接；該六位數(shù)字延遲線具有更小的體積，陶瓷的高介電常數(shù)使得延遲線的體積進一步減?。惶沾晒に嚨某墒焓沟迷撗舆t線具有很高的加工精度，具備更好的性能；并且利用1λ、2λ、4λ、8λ、16λ、32λ延遲單元的合理布局，實現(xiàn)了六位數(shù)字延遲線的集成。
【專利說明】
一種基于三維陶瓷基板的六位數(shù)字延遲線
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及微波通信領(lǐng)域，具體涉及一種基于三維陶瓷基板的六位數(shù)字延遲線。
【背景技術(shù)】
[0002]雖然平面集成數(shù)字延遲線具有工藝要求低、設(shè)計靈活等優(yōu)勢，是目前工程上主要的應(yīng)用形式，但傳統(tǒng)平面集成數(shù)字延遲線的時間延遲是通過傳輸線的電長度來實現(xiàn)，因此，延遲單元的體積隨著位數(shù)的增加而增大，從而導(dǎo)致延遲線組件體積過大、設(shè)計困難度增加和調(diào)試困難等問題，通常很難實現(xiàn)六位平面集成數(shù)字延遲線。
[0003]為減小延遲線單位的體積，基于PCB技術(shù)的多層版延遲線電路相繼報道，但由于該技術(shù)采用的是厚膜工藝，加工精度不高，因此只能應(yīng)用在較低頻段。此外，基于LTCC技術(shù)的多層板延遲電路也相繼報道，可以應(yīng)用于較高頻段，但受工藝水平限制，LTCC加工精度不高，而且加工成本高。
【發(fā)明內(nèi)容】
[0004]本發(fā)明的目的是提供一種基于三維陶瓷基板的六位數(shù)字延遲線，解決現(xiàn)有的延遲線體積大、加工精度不高的問題。
[0005]為了實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案:
一種基于三維陶瓷結(jié)構(gòu)的六位數(shù)字延遲線，包括依次相連的發(fā)射/接收輸入隔離開關(guān)、1λ延遲線單元、2λ延遲線單元、4λ延遲線單元、8λ延遲線單元、16λ延遲線單元、32λ延遲線單元和發(fā)射/接收輸出隔離開關(guān)；U延遲線單元、2λ延遲線單元、4λ延遲線單元、8λ延遲線單元、16λ延遲線單元和32λ延遲線單元均與六位數(shù)字延遲線開關(guān)控制模塊連接。
[0006]1λ延遲線單元由1λ延遲線單元輸入選擇開關(guān)、1λ延遲線單元相位延遲線、1λ延遲線單元相位參考線和U延遲線單元輸出選擇開關(guān)組成。
[0007]2λ延遲線單元由2λ延遲線單元輸入選擇開關(guān)、2λ延遲線單元相位延遲線、2λ延遲線單元相位參考線和2λ延遲線單元輸出選擇開關(guān)組成。
[0008]4λ延遲線單元由4λ延遲線單元輸入選擇開關(guān)、4λ延遲線單元相位延遲線、4λ延遲線單元相位參考線和4λ延遲線單元輸出選擇開關(guān)組成。
[0009]8λ延遲線單元由8λ延遲線單元輸入選擇開關(guān)、8λ延遲線單元相位延遲線、8λ延遲線單元相位參考線和8λ延遲線單元輸出選擇開關(guān)組成。
[0010]16λ延遲線單元由16λ延遲線單元輸入選擇開關(guān)、16λ延遲線單元相位延遲線、16λ延遲線單元相位參考線和16λ延遲線單元輸出選擇開關(guān)組成。
[0011 ] 32λ延遲線單元由32λ延遲線單元輸入選擇開關(guān)、32λ延遲線單元相位延遲線、32λ延遲線單元相位參考線和32λ延遲線單元輸出選擇開關(guān)組成。
[0012]U延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的1λ延遲線單元相位延遲線輸入微帶線、U延遲線單元相位延遲線傳輸線和1λ延遲線單元相位延遲線輸出微帶線。[OO13]2λ延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的2λ延遲線單元相位延遲線輸入微帶線、2λ延遲線單元相位延遲線親合線和2λ延遲線單元相位延遲線輸出微帶線。
[0014I 4λ延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的4λ延遲線單元相位延遲線輸入微帶線、4λ延遲線單元相位延遲線親合線和4λ延遲線單元相位延遲線輸出微帶線。
[0015]8λ延遲線單元相位延遲線包括依次相連的8λ延遲線單元相位延遲線輸入微帶線、2個2λ延遲線單元相位延遲線、I個4λ延遲線單元相位延遲線和8λ延遲線單元相位延遲線輸出微帶線；所述2λ延遲線單元相位延遲線和4λ延遲線單元相位延遲線均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層上的通孔依次相連接。
[0016]16λ延遲線單元相位延遲線包括依次相連的16λ延遲線單元相位延遲線輸入微帶線、2個2λ延遲線單元相位延遲線、3個4λ延遲線單元相位延遲線和16λ延遲線單元相位延遲線輸出微帶線;所述2個2λ延遲線單元相位延遲線和3個4λ延遲線單元相位延遲線分別均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層的通孔依次相連接。
[0017]32λ延遲線單元相位延遲線包括依次相連的32λ延遲線單元相位延遲線輸入微帶線、2個4λ延遲線單元相位延遲線、3個8λ延遲線單元相位延遲線和32λ延遲線單元相位延遲線輸出微帶線;所述2個4λ延遲線單元相位延遲線和3個8λ延遲線單元相位延遲線分別均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層上的通孔依次相連接。
[00? 8] 進一步地，8λ延遲線單元相位延遲線輸入微帶線與8λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面;所述16λ延遲線單元相位延遲線輸入微帶線與16λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面;所述32λ延遲線單元相位延遲線輸入微帶線與32λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面。
[0019]進一步地，1λ延遲線單元相位參考線、2λ延遲線單元相位參考線、4λ延遲線單元相位參考線、8λ延遲線單元相位參考線、16λ延遲線單元相位參考線和32λ延遲線單元相位參考線均設(shè)置于微波基板上。
[0020]本申請所提出的基于三維陶瓷結(jié)構(gòu)的多層延遲線單元的結(jié)構(gòu)，相對于平面結(jié)構(gòu)的延遲線具有更小的體積，陶瓷的高介電常數(shù)使得延遲線的體積進一步減??；陶瓷工藝的成熟使得該延遲線具有很高的加工精度，具備更好的性能;并且利用1λ、2λ、4λ、8λ、16λ、32λ延遲單元的合理布局，實現(xiàn)了六位數(shù)字延遲線的集成。
【附圖說明】
[0021]圖1為本申請的基于三維陶瓷結(jié)構(gòu)的六位數(shù)字延遲線的一個實施例的原理框圖。
[0022]圖2為本申請的基于三維陶瓷結(jié)構(gòu)的4λ延遲線單元的一個實施例的結(jié)構(gòu)圖。
[0023]圖3為本申請的基于三維陶瓷結(jié)構(gòu)的8λ延遲線單元的一個實施例的結(jié)構(gòu)圖。
[0024]圖4為本申請的基于三維陶瓷結(jié)構(gòu)的16λ延遲線單元的一個實施例的結(jié)構(gòu)圖。
[0025]圖5為本申請的基于三維陶瓷結(jié)構(gòu)的32λ延遲線單元的一個實施例的結(jié)構(gòu)圖。
[0026]其中，1、發(fā)射/接收輸入隔咼開關(guān);2、發(fā)射/接收輸出隔咼開關(guān);3、六位數(shù)字延遲線開關(guān)控制模塊;4、U延遲線單元;5、U延遲線單元輸入選擇開關(guān);6、U延遲線單元輸出選擇開關(guān);7、1λ延遲線單元相位延遲線;8、1λ延遲線單元相位參考線;9、2λ延遲線單元；10、2λ延遲線單元輸入選擇開關(guān)；11、2λ延遲線單元輸出選擇開關(guān)；12、2λ延遲線單元相位延遲線；13、2λ延遲線單元相位參考線；14、4λ延遲線單元；15、4λ延遲線單元輸入選擇開關(guān)；16、4λ延遲線單元輸出選擇開關(guān)；17、4λ延遲線單元相位延遲線；18、4λ延遲線單元相位參考線；19、8λ延遲線單元;20、8λ延遲線單元輸入選擇開關(guān);21、8λ延遲線單元輸出選擇開關(guān);22、8λ延遲線單元相位延遲線；23、8λ延遲線單元相位參考線；24、16λ延遲線單元;25、16λ延遲線單元輸入選擇開關(guān);26、16λ延遲線單元輸出選擇開關(guān);27、16λ延遲線單元相位延遲線;28、16λ延遲線單元相位參考線;29、32λ延遲線單元;30、32λ延遲線單元輸入選擇開關(guān);31、32λ延遲線單元輸出選擇開關(guān);32、32λ延遲線單元相位延遲線；33、32λ延遲線單元相位參考線；34、4λ延遲線單元相位延遲線輸入微帶線；35、4λ延遲線單元相位延遲線親合線；36、4λ延遲線單元相位延遲線輸出微帶線；37、8λ延遲線單元相位延遲線輸入微帶線；38、8λ延遲線單元相位延遲線輸出微帶線;39、陶瓷基板;40、通孔;41、接地層;42、16λ延遲線單元相位延遲線輸入微帶線;43、16λ延遲線單元相位延遲線輸出微帶線;44、32λ延遲線單元相位延遲線輸入微帶線;45、32λ延遲線單元相位延遲線輸出微帶線。
【具體實施方式】
[0027]為使本申請的目的、技術(shù)方案和優(yōu)點更加清楚，以下結(jié)合附圖及具體實施例，對本申請作進一步地詳細說明。
[0028]參見圖1，圖1所示為基于三維陶瓷結(jié)構(gòu)的六位數(shù)字延遲線的一個實施例的原理框圖；該六位數(shù)字延遲線由發(fā)射/接收輸入隔離開關(guān)1、發(fā)射/接收輸出隔離開關(guān)2、1λ延遲線單元4、2λ延遲線單元9、4λ延遲線單元14、8λ延遲線單元19、16λ延遲線單元24、32λ延遲線單元29、六位數(shù)字延遲線開關(guān)控制模塊3組成;發(fā)射/接收輸入隔離開I關(guān)和U延遲線單元4、2λ延遲線單元9、4λ延遲線單元14、8λ延遲線單元19、16λ延遲線單元24、32λ延遲線單元29和發(fā)射/接收輸出隔離開關(guān)2依次相連;六位數(shù)字延遲線開關(guān)控制模塊3與U延遲線單元4、2λ延遲線單元9、4λ延遲線單元14、8λ延遲線單元19、16λ延遲線單元24和32λ延遲線單元29相連。
[0029]其中，U延遲線單元4由依次相連的U延遲線單元輸入選擇開關(guān)5、U延遲線單元相位延遲線7、U延遲線單元相位參考線8和U延遲線單元輸出選擇開關(guān)6組成;2λ延遲線單元9由依次相連的2λ延遲線單元輸入選擇開關(guān)10、2λ延遲線單元相位延遲線12、2λ延遲線單元相位參考線13和2λ延遲線單元輸出選擇開關(guān)11組成;4λ延遲線單元14由依次相連的4入延遲線單元輸入選擇開關(guān)15、4λ延遲線單元相位延遲線17、4λ延遲線單元相位參考線18和4λ延遲線單元輸出選擇開關(guān)16組成;8λ延遲線單元19由依次相連的8λ延遲線單元輸入選擇開關(guān)20、8λ延遲線單元相位延遲線22、8λ延遲線單元相位參考線23和8λ延遲線單元輸出選擇開關(guān)21組成；16λ延遲線單元24由依次相連的16λ延遲線單元輸入選擇開關(guān)25、16λ延遲線單元相位延遲線27、16λ延遲線單元相位參考線28和16λ延遲線單元輸出選擇開關(guān)26組成;32λ延遲線單元29由依次相連的32λ延遲線單元輸入選擇開關(guān)30、32λ延遲線單元相位延遲線32、32λ延遲線單元相位參考線33和32λ延遲線單元輸出選擇開關(guān)31組成。
[0030]其中，U延遲線單元相位延遲線7設(shè)置于陶瓷基板39上，包括依次相連的U延遲線單元相位延遲線輸入微帶線、U延遲線單元相位延遲線傳輸線和1λ延遲線單元相位延遲線輸出微帶線。
[0031]2λ延遲線單元相位延遲線12設(shè)置于陶瓷基板39上，包括依次相連的2λ延遲線單元相位延遲線輸入微帶線、2λ延遲線單元相位延遲線耦合線和2λ延遲線單元相位延遲線輸出微帶線。
[0032I 如圖2所示，4λ延遲線單元相位延遲線17由依次相連的4λ延遲線單元相位延遲線輸入微帶線34、4λ延遲線單元相位延遲線親合線35和4λ延遲線單元相位延遲線輸出微帶線36組成。
[0033]如圖3所示，8λ延遲線單元相位延遲線22由8λ延遲線單元相位延遲線輸入微帶線37、8λ延遲線單元相位延遲線輸出微帶線38、2λ延遲線單元相位延遲線12、2λ延遲線單元相位延遲線12和4λ延遲線單元相位延遲線17組成;2λ延遲線單元相位延遲線12設(shè)置于陶瓷基板39上，并通過介質(zhì)層(即陶瓷基板)上的通孔40和接地層41(即金屬層)上的通孔40與下方的2λ延遲線單元相位延遲線12相連;下方的2λ延遲線單元相位延遲線12通過介質(zhì)層(即陶瓷基板)上的通孔40和接地層41(即金屬層)上的通孔40與4λ延遲線單元相位延遲線17相連;4λ延遲線單元相位延遲線17再通過介質(zhì)層(即陶瓷基板)上的通孔40和接地層(41即金屬層)上的通孔40與8λ延遲線單元相位延遲線輸出微帶線38相連;8λ延遲線單元相位延遲線輸入微帶線37和8λ延遲線單元相位延遲線輸出微帶線38位于同一平面。
[0034]如圖4所示，16λ延遲線單元相位延遲線27由2個2λ延遲線單元相位延遲線12、和3個4λ延遲線單元相位延遲線17組成;2個2λ延遲線單元相位延遲線12和3個4λ延遲線單元相位延遲線17分別通過介質(zhì)層(即陶瓷基板)上的通孔40和接地層41(即金屬層)上的通孔40依次相連;每個2λ延遲線單元相位延遲線12和4λ延遲線單元相位延遲線17均各自設(shè)置于陶瓷基板39上。
[0035]如圖5所示，32λ延遲線單元相位延遲線32由2個4λ延遲線單元相位延遲線17和3個8λ延遲線單元相位延遲線22組成;2個4λ延遲線單元相位延遲線17和3個8λ延遲線單元相位延遲線22分別通過介質(zhì)層(即陶瓷基板)上的通孔40和接地層41(即金屬層)上的通孔40依次相連;每個4λ延遲線單元相位延遲線17和8λ延遲線單元相位延遲線22均各自設(shè)置于陶瓷基板39上。
[0036]根據(jù)延遲線是利用開關(guān)選取不同的路線來達到延遲目的的工作原理，本申請的六位數(shù)字延遲線通過切換每一位延遲線單元的輸入/輸出開關(guān)在延遲態(tài)(相位延遲線)和基準態(tài)(相位參考線)兩者之間選擇信號傳輸路徑;六位數(shù)字延遲線中每個延遲線單元的輸入/輸出開關(guān)由六位數(shù)字延遲線開關(guān)控制模塊3進行控制;延遲線單元的相位參考線制作于普通微波基板，如RF60或Rogers 5880等;延遲線單元的相位延遲線制作于陶瓷基板，均為單層制版工藝;通過將1λ延遲線單元4、2λ延遲線單元9、4λ延遲線單元14、8λ延遲線單元19、16λ延遲線單元24和32λ延遲線單元29依次相連的合理布局來實現(xiàn)六位數(shù)字延遲線；1λ延遲線單元相位延遲線7由傳輸線構(gòu)成，2λ延遲線單元相位延遲線12和4λ延遲線單元相位延遲線17由結(jié)構(gòu)緊湊的親合線構(gòu)成，8λ延遲線單元相位延遲線22由2個2λ延遲線單元相位延遲線12和I個4λ延遲線單元相位延遲線17通過設(shè)置在陶瓷基板39和接地層41上的通孔40依次相連實現(xiàn)，16λ延遲線單元相位延遲線27由2個2λ延遲線單元相位延遲線12和3個4λ延遲線單元相位延遲線17通過設(shè)置在陶瓷基板39和接地層41上的通孔40依次相連實現(xiàn);32λ延遲線單元相位延遲線32由3個4λ延遲線單元相位延遲線17和和3個8λ延遲線單元相位延遲線22通過設(shè)置在陶瓷基板39和接地層41上的通孔40依次相連實現(xiàn);六位數(shù)字延遲線的工作模式由發(fā)射/接收輸入隔1?開關(guān)I和發(fā)射/接收輸出隔1?開關(guān)2控制;所有電路片及開關(guān)米用共晶的方式燒結(jié)到腔體。
[0037]發(fā)射/接收輸入隔尚開關(guān)I和發(fā)射/接收輸出隔尚開關(guān)2均設(shè)在發(fā)射支路導(dǎo)通，接收支路隔尚，則延遲線工作在發(fā)射模式，反之，發(fā)射/接收輸入隔尚開關(guān)I和發(fā)射/接收輸出隔離開關(guān)2均設(shè)在接收支路導(dǎo)通，發(fā)射支路隔離，則延遲線工作在接收模式;信號通過發(fā)射/接收輸入隔離開關(guān)I后，將依次通過U延遲線單元1、2λ延遲線單元9、4λ延遲線單元14、8λ延遲線單元19、16λ延遲線單元24和32λ延遲線單元29，最終經(jīng)過發(fā)射/接收輸出隔離開關(guān)2后輸出。
[0038]以4λ延遲線單元14為例，延遲線單元電路如圖2所示，由輸入選擇開關(guān)、相位延遲線、相位參考線和輸出選擇開關(guān)組成，兩個開關(guān)在相位延遲線和相位參考線傳輸線之間切換，得到了兩種不同的相移量，產(chǎn)生射頻信號的相位差(時延);并且通過調(diào)節(jié)耦合線39的物理長度，可實現(xiàn)不同倍數(shù)波長的延遲時間。
[0039]本申請的六位數(shù)字延遲線通過六位數(shù)字延遲線開關(guān)控制模塊分別對六位延遲線單元的輸入/輸出開關(guān)進行控制，由于每一位延遲線都有延遲態(tài)和基態(tài)兩種狀態(tài)，使得延遲線具有26種組合，從而實現(xiàn)對信號的不同延遲時間的控制。
【主權(quán)項】
1.一種基于三維陶瓷結(jié)構(gòu)的六位數(shù)字延遲線，包括依次相連的發(fā)射/接收輸入隔離開關(guān)、U延遲線單元、2λ延遲線單元、4λ延遲線單元、8λ延遲線單元、16λ延遲線單元、32λ延遲線單元和發(fā)射/接收輸出隔離開關(guān);所述U延遲線單元、2λ延遲線單元、4λ延遲線單元、8λ延遲線單元、16λ延遲線單元和32λ延遲線單元均與六位數(shù)字延遲線開關(guān)控制模塊連接； 所述U延遲線單元由1λ延遲線單元輸入選擇開關(guān)、1λ延遲線單元相位延遲線、1λ延遲線單元相位參考線和U延遲線單元輸出選擇開關(guān)組成； 所述2λ延遲線單元由2λ延遲線單元輸入選擇開關(guān)、2λ延遲線單元相位延遲線、2λ延遲線單元相位參考線和2λ延遲線單元輸出選擇開關(guān)組成； 所述4λ延遲線單元由4λ延遲線單元輸入選擇開關(guān)、4λ延遲線單元相位延遲線、4λ延遲線單元相位參考線和4λ延遲線單元輸出選擇開關(guān)組成； 所述8λ延遲線單元由8λ延遲線單元輸入選擇開關(guān)、8λ延遲線單元相位延遲線、8λ延遲線單元相位參考線和8λ延遲線單元輸出選擇開關(guān)組成； 所述16λ延遲線單元由16λ延遲線單元輸入選擇開關(guān)、16λ延遲線單元相位延遲線、16λ延遲線單元相位參考線和16λ延遲線單元輸出選擇開關(guān)組成； 所述32λ延遲線單元由32λ延遲線單元輸入選擇開關(guān)、32λ延遲線單元相位延遲線、32λ延遲線單元相位參考線和32λ延遲線單元輸出選擇開關(guān)組成； 其特征是: 所述U延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的1λ延遲線單元相位延遲線輸入微帶線、U延遲線單元相位延遲線傳輸線和1λ延遲線單元相位延遲線輸出微帶線； 所述2λ延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的2λ延遲線單元相位延遲線輸入微帶線、2λ延遲線單元相位延遲線親合線和2λ延遲線單元相位延遲線輸出微帶線； 所述4λ延遲線單元相位延遲線設(shè)置于陶瓷基板上，包括依次相連的4λ延遲線單元相位延遲線輸入微帶線、4λ延遲線單元相位延遲線親合線和4λ延遲線單元相位延遲線輸出微帶線； 所述8λ延遲線單元相位延遲線包括依次相連的8λ延遲線單元相位延遲線輸入微帶線、2個2λ延遲線單元相位延遲線、I個4λ延遲線單元相位延遲線和8λ延遲線單元相位延遲線輸出微帶線；所述2λ延遲線單元相位延遲線和4λ延遲線單元相位延遲線均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層上的通孔依次相連接； 所述16λ延遲線單元相位延遲線包括依次相連的16λ延遲線單元相位延遲線輸入微帶線、2個2λ延遲線單元相位延遲線、3個4λ延遲線單元相位延遲線和16λ延遲線單元相位延遲線輸出微帶線;所述2個2λ延遲線單元相位延遲線和3個4λ延遲線單元相位延遲線分別均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層的通孔依次相連接； 所述32λ延遲線單元相位延遲線包括依次相連的32λ延遲線單元相位延遲線輸入微帶線、2個4λ延遲線單元相位延遲線、3個8λ延遲線單元相位延遲線和32λ延遲線單元相位延遲線輸出微帶線;所述2個4λ延遲線單元相位延遲線和3個8λ延遲線單元相位延遲線分別均設(shè)置于陶瓷基板上，并通過設(shè)置于陶瓷基板上的通孔和接地層上的通孔依次相連接。2.根據(jù)權(quán)利要求1所述的基于三維陶瓷基板的六位數(shù)字延遲線，其特征是:所述8λ延遲線單元相位延遲線輸入微帶線與8λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面;所述16λ延遲線單元相位延遲線輸入微帶線與16λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面;所述32λ延遲線單元相位延遲線輸入微帶線與32λ延遲線單元相位延遲線輸出微帶線均設(shè)置于陶瓷基板上，且位于同一平面。3.根據(jù)權(quán)利要求1所述的基于三維陶瓷基板的六位數(shù)字延遲線，其特征是: 1λ延遲線單元相位參考線、2λ延遲線單元相位參考線、4λ延遲線單元相位參考線、8λ延遲線單元相位參考線、16λ延遲線單元相位參考線和32λ延遲線單元相位參考線均設(shè)置于微波基板上。
【文檔編號】H01P9/00GK105846036SQ201610184469
【公開日】2016年8月10日
【申請日】2016年3月29日
【發(fā)明人】劉琨
【申請人】成都集思科技有限公司