一種超薄封裝件及其制作工藝的制作方法
【專利摘要】本發(fā)明公開了一種超薄封裝件，包括塑封體以及封裝在塑封體內(nèi)的芯片、鍍銀層、鍍NiPdAu層、銅連接層和鍵合線，芯片、鍍銀層、銅連接層、鍍NiPdAu層和鍵合線構(gòu)成了電路的電源和信號(hào)通道，所述的銅連接層有多個(gè)，每個(gè)銅連接層的上表面和下表面分別設(shè)置有鍍銀層和鍍NiPdAu層，所述的多個(gè)鍍銀層相互獨(dú)立，所述的芯片設(shè)置在部分鍍銀層上，無芯片的鍍銀層通過鍵合線與芯片連接，由于可以免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競(jìng)爭(zhēng)力；還公開了上述超薄封裝件的制作工藝，采用普通框架即可進(jìn)行產(chǎn)品制作流程，無需過多加工框架載體，縮短設(shè)計(jì)周期，降低成本，更好地實(shí)現(xiàn)芯片與載體的互聯(lián)，使I/O 更加密集。
【專利說明】
一種超薄封裝件及其制作工藝
技術(shù)領(lǐng)域
[0001]本發(fā)明屬于集成電路封裝技術(shù)領(lǐng)域，具體涉及一種超薄封裝件及其制作工藝。
【背景技術(shù)】
[0002]集成電路的QFN (Quad Flat No-leadPackage，方形扁平無引腳封裝)和DFN(DualFlat Package，雙側(cè)引腳扁平封裝)近幾年隨著通訊設(shè)備(如基站、交換機(jī))、智能手機(jī)、便攜式設(shè)備(如平板電腦)、可穿戴設(shè)備(如智能手表、智能眼鏡、智能手環(huán)等)的普及而迅速發(fā)展，特別適用于有高頻、高帶寬、低噪聲、高導(dǎo)熱、小體積、高速度等電性需求的大規(guī)模集成電路的封裝。
[0003]QFN/DFN有效地利用了引線腳的封裝空間，從而大幅度地提高了封裝效率。該封裝由于引線短小、塑封體尺寸小、封裝體薄，可以使CPU體積縮小30% -50%，同時(shí)具有良好的散熱性能。
[0004]傳統(tǒng)的QFN/DFN主要存在以下不足:一是設(shè)計(jì)及制作周期長(zhǎng)，成本比較高；二是凸點(diǎn)的排布以及I/O的密集程度受到框架設(shè)計(jì)及框架制造工藝的限制；三是框架在腐蝕變薄后，在模具內(nèi)有滑動(dòng)的風(fēng)險(xiǎn)，封裝可靠性得不到保障；四是傳統(tǒng)的QFN/DFN產(chǎn)品厚度仍然比較大，無法滿足當(dāng)前的便攜式設(shè)備對(duì)小體積、高密度封裝的需求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的之一是針對(duì)上述現(xiàn)有技術(shù)的不足，提供一種基于鍵合線連接的免貼膜、免電鍍的超薄封裝件。
[0006]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種超薄封裝件，包括塑封體以及封裝在塑封體內(nèi)的芯片、鍍銀層、鍍NiPdAu層、銅連接層和鍵合線，芯片、鍍銀層、銅連接層、鍍NiPdAu層和鍵合線構(gòu)成了電路的電源和信號(hào)通道，所述的銅連接層有多個(gè)，每個(gè)銅連接層的上表面和下表面分別設(shè)置有鍍銀層和鍍NiPdAu層，所述的多個(gè)鍍銀層相互獨(dú)立，所述的芯片設(shè)置在部分鍍銀層上，無芯片的鍍銀層段通過鍵合線與芯片連接。
[0007]所述的一種超薄封裝件，其無芯片的鍍銀層上設(shè)置有與鍵合線連接的金屬凸點(diǎn)，所述的金屬凸點(diǎn)、芯片、鍍銀層、銅連接層、鍍NiPdAu層和鍵合線構(gòu)成了電路的電源和信號(hào)通道。
[0008]所述的一種超薄封裝件，其鍍銀層和鍍NiPdAu層的厚度為3 — 5um。
[0009]所述的一種超薄封裝件，其塑封體的厚度小于0.35mm。
[0010]所述的一種超薄封裝件，其銅連接層下端的一組相對(duì)邊設(shè)置有倒角。
[0011 ] 所述的一種超薄封裝件，其倒角為直角倒角。
[0012]本發(fā)明的另一目的是提供一種上述超薄封裝件的制作工藝，該生產(chǎn)方法制作出來的超薄封裝件制作周期短、成本較低、I/O的密集程度和封裝可靠性更高。
[0013]本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是:一種超薄封裝件的制作工藝，按照如下步驟進(jìn)行
[0014]a)、框架鍍NiPdAu:在引線框架上鍍一層3—5um厚度的NiPdAu ；
[0015]b)、生長(zhǎng)銅倒角連接層:在鍍NiPdAu層上生長(zhǎng)一層厚度為50—10um的銅連接層，并將銅連接層下端的一組相對(duì)邊腐蝕成倒角形狀；
[0016]c)、銅連接層鍍銀:在銅連接層上表面鍍一層厚度為3 — 5um的鍍銀層；
[0017]d)、晶圓減薄:減薄至厚度為50—200 μπι，粗糙度Ra為0.1Omm一0.05mm ；
[0018]e)、劃片:厚度在150 μπι以上晶圓與普通集成電路扁平封裝件劃片工藝相同，但厚度在150 μπι以下晶圓，使用雙刀劃片機(jī)劃片；
[0019]f)、上芯:芯片通過鍍銀層和引線框架連通；
[0020]g)、壓焊或做金屬凸點(diǎn):芯片和無芯片的鍍銀層通過鍵合線直接壓焊連接，或無芯片的鍍銀層上做金屬凸點(diǎn)，然后在芯片焊區(qū)直接打鍵合線到所述的金屬凸點(diǎn)上；
[0021]h)、塑封:塑封料填充滿銅連接層下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)；
[0022]i)、框架腐蝕:用化學(xué)溶液腐蝕掉全部引線框架，直至露出鍍NiPdAu層；
[0023]j)、切割，包裝。
[0024]所述的一種超薄封裝件的制作工藝，其步驟b)中的銅連接層采用A194。
[0025]本發(fā)明的有益效果是:通過電鍍銀之后在植有的金屬凸點(diǎn)上直接壓焊，也可通過電鍍銀后直接打線的方法實(shí)現(xiàn)與外部電路的連通，封裝件將鍍NiPdAu層作為與外部電路的信號(hào)連接通道，相當(dāng)于普通封裝的“管腳”，可以省去電鍍環(huán)節(jié)；在鍍銀層和框架基板之間增加一層銅連接層，銅連接層下端的一組相對(duì)邊設(shè)置有倒角，塑封之后塑封料填充滿銅倒角層的凹槽，形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動(dòng)的風(fēng)險(xiǎn)。
[0026]本發(fā)明制作工藝采用普通框架即可進(jìn)行產(chǎn)品制作流程，無需過多加工框架載體，縮短設(shè)計(jì)周期，降低成本，更好地實(shí)現(xiàn)芯片與載體的互聯(lián)，使I/O更加密集。
【附圖說明】
[0027]圖1為引線框架的剖面圖；
[0028]圖2為引線框架鍍NiPdAu后的剖面圖；
[0029]圖3為引線框架的鍍NiPdAu層上生長(zhǎng)出銅連接層并腐蝕出倒角后的剖面圖；
[0030]圖4為銅連接層上鍍銀后的剖面圖；
[0031]圖5為產(chǎn)品上芯后的剖面圖；
[0032]圖6為框架植金屬凸點(diǎn)后的剖面圖；
[0033]圖7為產(chǎn)品壓焊后的剖面圖；
[0034]圖8為產(chǎn)品塑封后的剖面圖；
[0035]圖9為廣品腐蝕框架后廣品成品的尚]面圖；
[0036]圖10為產(chǎn)品無金屬凸點(diǎn)壓焊后的剖面圖；
[0037]圖11為產(chǎn)品無金屬凸點(diǎn)塑封后的剖面圖；
[0038]圖12為無金屬凸點(diǎn)產(chǎn)品腐蝕框架后的產(chǎn)品成品剖面圖。
[0039]各附圖標(biāo)記為:1 一引線框架，2—金屬凸點(diǎn)，3—芯片，4一塑封體，5—鍍銀層，6—鍍NiPdAu層，7—銅連接層，8—鍵合線。
【具體實(shí)施方式】
[0040]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。
[0041]參照?qǐng)D12所示，本發(fā)明公開了一種超薄封裝件，包括塑封體4以及封裝在塑封體4內(nèi)的芯片3、鍍銀層5、鍍NiPdAu層6、銅連接層7和鍵合線8，所述的芯片3、鍍銀層5、銅連接層7、鍍NiPdAu層6和鍵合線8構(gòu)成了電路的電源和信號(hào)通道，所述的銅連接層7有多個(gè)，每個(gè)銅連接層7的上表面設(shè)置有鍍銀層5，下表面設(shè)置有鍍NiPdAu層6，所述的多個(gè)鍍銀層5相互獨(dú)立，所述的芯片3設(shè)置在部分鍍銀層5上，無芯片3的鍍銀層5通過鍵合線8與芯片3連接。
[0042]進(jìn)一步，如圖9所示，在無芯片3的鍍銀層5上設(shè)置有與鍵合線8連接的金屬凸點(diǎn)2，所述的金屬凸點(diǎn)2、芯片3、鍍銀層5、銅連接層7、鍍NiPdAu層6和鍵合線8構(gòu)成了電路的電源和信號(hào)通道。
[0043]由于鍍銀層5和鍍NiPdAu層6的厚度為3 — 5um，大大降低了 QFN/DFN封裝產(chǎn)品的厚度，可將塑封體4的厚度設(shè)置為小于0.35mm，而傳統(tǒng)的QFN/DFN封裝體厚度在0.7mm以上，本發(fā)明提供的技術(shù)可使封裝體厚度減小100%。
[0044]更進(jìn)一步，銅連接層7下端的一組相對(duì)邊設(shè)置有倒角，作為一種優(yōu)選的實(shí)施例，還可以將倒角設(shè)置成直角倒角，不僅形成有效的防拖拉結(jié)構(gòu)，塑封之后塑封料填充滿銅倒角層的凹槽，形成有效的防拖拉結(jié)構(gòu)，極大地降低了框架在腐蝕變薄后，在模具內(nèi)滑動(dòng)的風(fēng)險(xiǎn)，還大大方便了銅連接層7的加工，同時(shí)，降低了塑封料壓力，增加了塑封料與金屬框架的接合面積，封裝可靠性大幅提升。
[0045]—種上述超薄封裝件的制作工藝，按照如下步驟進(jìn)行:
[0046]第一步、框架鍍NiPdAu
[0047]如圖1所示，在引線框架I上鍍一層3 — 5um厚度的NiPdAu，從而得到如圖2所示的鍍NiPdAu層6。
[0048]第二步、生長(zhǎng)銅倒角連接層7
[0049]如圖3所示，在鍍NiPdAu層6上生長(zhǎng)一層厚度為50 — 10um的銅連接層7，并將銅連接層7下端的一組相對(duì)邊腐蝕成倒角形狀，作為一種具體的實(shí)施例，銅連接層7采用牌號(hào)為A194的銅。
[0050]第三步、銅連接層7鍍銀
[0051]如圖4所示，在銅連接層7上表面鍍一層厚度為3 — 5um的鍍銀層5。
[0052]第四步、晶圓減薄。
[0053]減薄厚度50— 200 μ m，粗糙度 Ra 0.10—0.05_。
[0054]第五步、劃片
[0055]厚度在150μπι以上晶圓與普通集成電路扁平封裝件劃片工藝相同，但厚度在150 μπι以下晶圓，使用雙刀劃片機(jī)劃片。
[0056]第六步、上芯
[0057]如圖5所示，芯片3通過鍍銀層5和銅連接層7連通。
[0058]第七步、壓焊或做金屬凸點(diǎn)2
[0059]芯片3和無芯片3的鍍銀層5通過鍵合線8直接壓焊連接，可以省略做金屬凸點(diǎn)2的步驟，無金屬凸點(diǎn)2的產(chǎn)品如圖10所示。
[0060]或者，如圖6所示，在無芯片3的鍍銀層5上做金屬凸點(diǎn)2，然后在芯片3焊區(qū)直接打鍵合線8到所述的金屬凸點(diǎn)2上，最終得到如圖7所示產(chǎn)品。
[0061]第八步、塑封
[0062]如圖8所示，同常規(guī)方法，塑封料填充滿銅連接層7下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)，這樣就極大地提高了封裝可靠性。
[0063]無金屬凸點(diǎn)2的產(chǎn)品塑封之后如圖11所示。
[0064]第九步、框架腐蝕
[0065]用化學(xué)溶液腐蝕掉全部引線框架1，直至露出鍍NiPdAu層6用化學(xué)溶液腐蝕掉全部引線框架I，露出鍍NiPdAu層6，最終得到如圖9所示產(chǎn)品成品。
[0066]無金屬凸點(diǎn)2的產(chǎn)品框架腐蝕之后如圖12所示。
[0067]第十步、切割，包裝
[0068]此步驟同常規(guī)方法。
[0069]本發(fā)明采用普通框架即可進(jìn)行產(chǎn)品制作流程，無需過多加工框架載體，縮短設(shè)計(jì)周期，降低成本，更好地實(shí)現(xiàn)芯片與載體的互聯(lián)，使I/O更加密集。
[0070]傳統(tǒng)的QFN/DFN框架，為了防止塑封時(shí)發(fā)生“溢膠”，在框架背面貼有一層膜，而本發(fā)明由于框架上面鍍了一層NiPdAu，可以起到隔離塑封料的作用，塑封后腐蝕掉框架，同樣可以起到防止“溢膠”的作用，這樣就可以省去框架廠商“貼膜”的過程。
[0071]由于本發(fā)明提供的封裝件可以免電鍍、免貼膜，生產(chǎn)成本可以大幅降低，產(chǎn)品更有競(jìng)爭(zhēng)力。
[0072]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，以及部分運(yùn)用的實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出若干變形和改進(jìn)，這些都屬于本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種超薄封裝件，其特征在于:包括塑封體(4)以及封裝在塑封體(4)內(nèi)的芯片(3)、鍍銀層(5 )、鍍NiPdAu層(6 )、銅連接層(7 )和鍵合線(8 )，芯片(3 )、鍍銀層(5 )、銅連接層(7)、鍍NiPdAu層(6)和鍵合線(8)構(gòu)成了電路的電源和信號(hào)通道，所述的銅連接層(7)有多個(gè)，每個(gè)銅連接層(7)的上表面和下表面分別設(shè)置有鍍銀層(5)和鍍NiPdAu層(6)，所述的多個(gè)鍍銀層(5)相互獨(dú)立，所述的芯片(3)設(shè)置在部分鍍銀層(5)上，無芯片(3)的鍍銀層(5)通過鍵合線(8)與芯片(3)連接。2.根據(jù)權(quán)利要求1所述的一種超薄封裝件，其特征在于，所述無芯片(3)的鍍銀層(5)上設(shè)置有與鍵合線(8)連接的金屬凸點(diǎn)(2)，所述的金屬凸點(diǎn)(2)、芯片(3)、鍍銀層(5)、銅連接層(7)、鍍NiPdAu層(6)和鍵合線(8)構(gòu)成了電路的電源和信號(hào)通道。3.根據(jù)權(quán)利要求1或2所述的一種超薄封裝件，其特征在于，所述的鍍銀層(5)和鍍NiPdAu層(6)的厚度為3 — 5um。4.根據(jù)權(quán)利要求3所述的一種超薄封裝件，其特征在于，所述的塑封體(4)的厚度小于0.35mm05.根據(jù)權(quán)利要求4所述的一種超薄封裝件，其特征在于，所述的銅連接層(7)下端的一組相對(duì)邊設(shè)置有倒角。6.根據(jù)權(quán)利要求5所述的一種超薄封裝件，其特征在于，所述的倒角為直角倒角。7.一種如根據(jù)權(quán)利要求1所述超薄封裝件的制作工藝，其特征在于，按照如下步驟進(jìn)行: a)、框架鍍NiPdAu在引線框架(I)上鍍一層3— 5um厚度的NiPdAu ； b)、生長(zhǎng)銅倒角連接層在鍍NiPdAu層(6)上生長(zhǎng)一層厚度為50— 10um的銅連接層(7)，并將銅連接層(7)下端的一組相對(duì)邊腐蝕成倒角形狀； c)、銅連接層(7)鍍銀在銅連接層(7)上表面鍍一層厚度為3— 5um的鍍銀層(5); d)、晶圓減薄減薄至厚度為50—200 μ m，粗糙度Ra為0.10—0.05mm ； e)、劃片厚度在150μπι以上晶圓與普通集成電路扁平封裝件劃片工藝相同，但厚度在150 μm以下晶圓，使用雙刀劃片機(jī)劃片； f )、上芯芯片(3 )通過鍍銀層(5 )和引線框架(I)連通； g)、壓焊或做金屬凸點(diǎn)(2)芯片(3 )和無芯片(3 )的鍍銀層(5 )通過鍵合線(8 )直接壓焊連接或者，無芯片(3 )的鍍銀層(5 )上做金屬凸點(diǎn)(2 )，然后在芯片(3 )焊區(qū)直接打鍵合線(8)到所述的金屬凸點(diǎn)(2)上； h)、塑封塑封料填充滿銅連接層(7)下端的倒角凹槽，形成有效的防拖拉結(jié)構(gòu)； i )、框架腐蝕用化學(xué)溶液腐蝕掉全部引線框架(I)，直至露出鍍NiPdAu層(6 ); j)、切割，包裝。8.根據(jù)權(quán)利要求7所述的一種超薄封裝件的制作工藝，其特征在于，所述步驟b)中的銅連接層(7)采用A194。
【文檔編號(hào)】H01L21/60GK105870100SQ201510002443
【公開日】2016年8月17日
【申請(qǐng)日】2015年1月5日
【發(fā)明人】宋波, 梁大鐘, 施保球, 劉興波
【申請(qǐng)人】廣東氣派科技有限公司