導電層路由的制作方法
【專利摘要】制造中部制程(MOL)層和包括MOL層的器件的方法。一種根據本公開的一方面的方法包括跨至半導體基板的諸半導體器件的端子的有源觸點(112)來沉積硬掩模(500)。此種方法還包括圖案化該硬掩模以選擇性地暴露這些有源觸點之中的一些(112?5)并選擇地隔絕這些有源觸點中的一些(112?2)。該方法還包括在經圖案化的硬掩模和所暴露的有源觸點上沉積導電材料(1100)以將所暴露的有源觸點在這些半導體器件的有源區(qū)域上彼此耦合。
【專利說明】導電層路由
[0001] 相關申請的交叉引用
[0002] 本申請根據35U.S.C.§119(e)的規(guī)定要求于2014年1月3日提交的題為 乂0NDUCTIVE LAYER ROUTING(導電層路由Γ的美國臨時專利申請No. 61/923,482的權益, 并且該臨時申請的公開通過援引被明確地整體納入于此。
[000;3]背景
[0004] 領域
[0005] 本公開的諸方面設及半導體器件,尤其設及路由導電層,諸如集成電路內的中部 制程層。
【背景技術】
[0006] 互連層通常被用于在集成電路設備上將不同器件連接在一起。因為電路的密度增 大,所W導電層的數量已經增加,且此類導電層的路由已經變得更復雜。進一步,禪合電路 上的特定觸點而不電連接指定連接之間的其他觸點可設及大區(qū)域并且使得對電路的某些 部件的功率接入變得困難。路由圍繞此類結構的互連層可設及附加區(qū)域W防止運些互連層 電連接不期望的觸點。路由圍繞不期望觸點的互連層可設及運些互連層之間的附加通孔。 互連層之間的附加通孔可能增加了制造的復雜性和成本。而且,互連層之間的附加通孔可 增加電路的故障模式。
[0007] 概述
[000引制造中部制程(M化)層的方法可包括跨至半導體基板的諸半導體器件的端子的有 源觸點來沉積硬掩模。此種方法還包括圖案化該硬掩模W選擇性地暴露運些有源觸點中的 一些并選擇地隔絕運些有源觸點中的一些。該方法還包括在經圖案化的硬掩模和所暴露的 有源觸點上沉積導電材料W將所暴露的有源觸點在運些半導體器件的有源區(qū)域上彼此禪 厶 1=1 0
[0009] 包括中部制程(M化)層的器件可包括掩模層,該掩模層選擇性地暴露至半導體基 板的諸半導體器件的端子的一些有源觸點并選擇性地隔絕一些有源觸點。該器件還包括禪 合至經圖案化的硬掩模和所暴露的有源觸點W將所暴露的有源觸點在運些半導體器件的 有源區(qū)域上彼此禪合的導電材料。
[0010] 包括中部制程(M化)層的器件可包括用于選擇性地暴露至半導體基板的諸半導體 器件的端子的一些有源觸點并用于選擇性地隔絕一些有源觸點的裝置。該器件還包括用于 將所暴露的有源觸點彼此禪合的裝置。
[0011] 運已較寬泛地勾勒出本公開的特征和技術優(yōu)勢W便下面的詳細描述可W被更好 地理解。本公開的附加特征和優(yōu)點將在下文描述。本領域技術人員應該領會,本公開可容易 地被用作修改或設計用于實施與本公開相同的目的的其他結構的基礎。本領域技術人員還 應認識到,運樣的等效構造并不脫離所附權利要求中所闡述的本公開的教導。被認為是本 公開的特性的新穎特征在其組織和操作方法兩方面連同進一步的目的和優(yōu)點在結合附圖 來考慮W下描述時將被更好地理解。然而,要清楚理解的是,提供每一幅附圖均僅用于解說 和描述目的,且無意作為對本公開的限定的定義。
[0012] 附圖簡述
[0013] 為了更全面地理解本公開,現在結合附圖參閱W下描述。
[0014] 圖1解說了半導體電路的側視圖。
[0015] 圖2解說了圖1的半導體電路的俯視圖。
[0016] 圖3和4解說了用于連接半導體電路上的觸點的可能辦法。
[0017] 圖5A和5B分別解說了根據本公開的一方面的包括中部制程互連的集成電路的側 視圖和俯視圖。
[0018] 圖6A和6B分別解說了根據本公開的一方面的包括中部制程互連的圖5A和5B的集 成電路的側視圖和俯視圖。
[0019] 圖7A和7B分別解說了根據本公開的一方面的包括中部制程互連的圖6A和6B的集 成電路的側視圖和俯視圖。
[0020] 圖8A和8B分別解說了根據本公開的一方面的包括中部制程互連的圖7A和7B的集 成電路的側視圖和俯視圖。
[0021] 圖9A和9B分別解說了根據本公開的一方面的包括中部制程互連的圖8A和8B的集 成電路的側視圖和俯視圖。
[0022] 圖10A和10B分別解說了根據本公開的一方面的包括中部制程互連的圖9A和9B的 集成電路的側視圖和俯視圖。
[0023] 圖11A和11B分別解說了根據本公開的一方面的包括中部制程互連的圖10A和10B 的集成電路的側視圖和俯視圖。
[0024] 圖12A和12B分別解說了根據本公開的一方面的包括中部制程互連的集成電路的 側視圖和俯視圖。
[0025] 圖13是解說根據本公開的一方面的在集成電路的中部制程層內路由導電層的過 程的過程流程圖。
[0026] 圖14是示出其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)的框圖。
[0027] 圖15是解說根據一種配置的用于半導體組件的電路、布局、W及邏輯設計的設計 工作站的框圖。
[0028] 詳細描述
[0029] W下結合附圖闡述的詳細描述旨在作為各種配置的描述,而無意表示可實踐本文 中所描述的概念的僅有的配置。本詳細描述包括具體細節(jié)W便提供對各種概念的透徹理 解。然而,對于本領域技術人員將顯而易見的是,沒有運些具體細節(jié)也可實踐運些概念。在 一些實例中,W框圖形式示出眾所周知的結構和組件W避免煙沒此類概念。如本文所述的, 術語"和/或"的使用旨在代表"可兼性或",而術語"或"的使用旨在代表"排他性或"。
[0030] 半導體制造工藝通常被分為Ξ個部分:前端制程(陽化)、中部制程(M0L)和后端制 程(肥化)。前端制程工藝包括晶片制備、隔離、阱形成、柵極圖案化、間隔物、和滲雜植入。中 部制程包括柵極和端子觸點形成。然而,中部制程的柵極和端子觸點形成是制造流程的日 益挑戰(zhàn)部分,特別是對于光刻圖案化而言。后端制程包括形成互連和電介質層用于禪合至 FE化器件。運些互連可W用使用等離子體增強化學氣相沉積法(PECVD)來沉積的層間電介 質(ILD)材料的雙鑲嵌工藝來制造。
[0031] 更近期來,用于電路系統(tǒng)的互連級的數量已經因如今在現代微處理器中被互連的 大量晶體管而顯著增加。用于支持增加數量的晶體管的互連級的增加數量設及更錯綜復雜 的中部制程工藝W執(zhí)行柵極和端子觸點形成。
[0032] 如本文所述,中部制程互連層可指代用于將集成電路的第一導電層(例如,金屬1 (Ml))連接至該集成電路的氧化物擴散(0D)層W及用于將Ml連接至該集成電路的有源器件 的導電互連。用于將集成電路的Ml連接至0D層的中部制程互連層可被稱為"MD1"和"MD2"。 用于將集成電路的Ml連接至該集成電路的多晶娃柵極的中部制程互連層可被稱為"MP"。
[0033] 路由圍繞不期望觸點的中部制程互連層可設及運些中部制程互連層之間的附加 通孔。中部制程互連層之間的附加通孔增加了制造的復雜性和成本。而且,中部制程互連層 之間的附加通孔可增加電路的故障模式。在本公開的一個方面,第二M0L導電層使用現有的 工藝技術來提供第二組本地互連(堆疊觸點(MD2))。在該配置中,第二M0L導電層使用堆疊 式觸點MD2來互連指定的有源觸點MD1,而不連接運些指定有源觸點MD1之間的不期望觸點。
[0034] 圖1示出了根據本公開的一個方面的解說其中在中部制程(M0L)互連層110內執(zhí)行 導電層路由的集成電路(1C)器件100的橫截面視圖。該1C器件100包括具有淺溝槽隔離 (STI)區(qū)103(例如,隔離材料104)的半導體基板(例如,娃晶片102)。在STI區(qū)和基板102內是 有源區(qū),其中形成了具有源極區(qū)、漏極區(qū)和柵極區(qū)(例如,多晶娃柵極106)的有源器件。 [00巧]在圖1和2中,第一M0L互連層110包括使用現有工藝技術在基板102上制造的一組 有源(氧化物擴散(0D))觸點(MD1)112(MD1 112-UMD1 112-2、MD1 112-3、MD1 112-4 和 MD1 112-5)。有源觸點112可禪合至有源器件(例如,源極和漏極區(qū))。在該配置中,可執(zhí)行導電層 的路由W禪合有源觸點MD1 112-1和有源觸點MD1 112-5。第一Μ化導電層可由鶴或其他類 似導電材料構成。
[0036] 圖3解說了用于在基板102上禪合觸點的第一辦法的俯視圖。互連300被示為禪合 有源觸點MD1 112-巧日MD1有源觸點112-5,而不電禪合至有源觸點MD1 112-2、MD1 112-3和 MD1 112-4或多晶娃柵極106。然而,該辦法使用隔離材料104上的大開放區(qū)域,運使得對有 源觸點112(例如,MD1 12-2到MD1 112-4)和/或多晶娃柵極106的功率接入變得困難。
[0037] 圖4解說了在基板102上禪合觸點的第二辦法的俯視圖?;ミB302被示為跨有源觸 點MD1 112-2到MD1 112-4來禪合有源觸點MD1 112-巧日有源觸點MD1 112-5,而不電禪合至 有源觸點MD1 112-2到MD1 112-4或多晶娃柵極106。盡管該辦法節(jié)省了單元面積,但該辦法 可能將有源觸點MD1 112-1和MD1 112-5禪合至有源觸點MD1 112-2、MD1 112-3和MD1 112- 4,并且有可能禪合至多晶娃柵極106,運通常是不期望的。
[003引圖5A到13解說了根據本公開各方面的中部制程互連。在一種配置中,第二M0L導電 層使用現有的工藝技術來提供第二組本地互連(堆疊式觸點(MD2))120。在該配置中,形成 堆疊式觸點MD2的第二M)L導電層實現有源觸點MD1 112-1和MD1 112-5的連接而不連接所 指定的有源觸點MD1 112-1和MD1 112-5之間的不期望觸點(例如,MD1 112-2到MD1 112- 4)。在本公開的該方面中,使用第二騰L導電層MD2來連接有源觸點MD1 112-1和MD1 112-5 是在該集成電路的諸半導體器件的有源區(qū)域上。
[0039]圖5A和5B分別解說了根據本公開的一方面的包括中部制程互連的集成電路的側 視圖和俯視圖。在圖5A中,硬掩模500禪合至該集成電路的與基板102相對的表面。硬掩模 500可W是光致抗蝕劑、氧化物層、氮化物層、薄膜、或其他類似材料或材料層。圖5B解說了 其中硬掩模500覆蓋有源觸點112、W及多晶娃柵極106的部分的集成電路的俯視圖。有源觸 點112W及多晶娃柵極106的所覆蓋部分被示為虛線W指示硬掩模500覆蓋有源觸點112、W 及多晶娃柵極106的部分。多晶娃柵極106的未覆蓋部分被示為實線。
[0040] 圖6A和6B分別解說了根據本公開的一方面的包括中部制程互連的圖5A和5B的集 成電路的側視圖和俯視圖。在圖6A中,該側視圖示出了禪合至第二Μ化互連層120內的硬掩 模500的金屬前介電層(PMD)。在圖6Β中,該俯視圖示出金屬前介電層600 (PMD)覆蓋硬掩模 500的一部分,從而多晶娃柵極106的一部分未被金屬前介電層600覆蓋W實現多晶娃柵極 106的后續(xù)暴露。
[0041] 圖7Α和7Β分別解說了根據本公開的一方面的包括中部制程互連的圖6Α和6Β的集 成電路的側視圖和俯視圖。如在圖7Β中最能看到的,該俯視圖示出了金屬前介電層600的 圖案化。硬掩模500選擇性地通過蝕刻金屬前介電層600來暴露。
[0042] 圖8Α和8Β分別解說了根據本公開的一方面的包括中部制程互連的圖7Α和7Β的集 成電路的側視圖和俯視圖。在圖8Α中,該側視圖示出了被禪合至硬掩模500的層800的圖案 化。層800可W是根據層800的圖案化來阻斷對一些有源觸點112(例如,MD1 112-2、MD1 112-3和MD1 112-4)和/或多晶娃柵極106的接入的絕緣體或其他層。在該安排中,金屬前介 電層600的未蝕刻部分用虛線示為郵鄰于層800,如在圖8B中進一步解說的。
[0043] 如在圖8B中的俯視圖中所示,開口被選擇為暴露有源觸點MD1 112-1和MD1 112- 5,而阻斷有源觸點112(例如,MD1 112-2、MD1 112-3和MD1 112-4)和多晶娃柵極106。在一 種配置中,層800的圖案可W是呈矩形的MD2圖案,且層800的開口可W是正方形或矩形形 狀。在其他配置中,開口可W是其他形狀。
[0044] 圖9A和9B分別解說了根據本公開的一方面的包括中部制程互連的圖8A和8B的集 成電路的側視圖和俯視圖。在圖9A中,該側視圖示出了使用層800的圖案來蝕刻硬掩模500 W暴露有源觸點MD1 112-1和MD1 112-5。未蝕刻的金屬前介電層600用虛線被示為郵鄰于 層800。在圖9B中,該俯視圖進一步解說了有源觸點MD1 112-1和MD1 112-5是通過蝕刻硬掩 模500來暴露的,如由實線所示。
[0045] 圖10A和10B分別解說了根據本公開的一方面的包括中部制程互連的圖9A和9B的 集成電路的側視圖和俯視圖。在圖10A中,該側視圖解說了層800的去除,其具有W虛線示出 的郵鄰于所暴露的MD1 112-1和MD1 112-5的金屬前介電層600的未蝕刻部分。在圖10B中, 該俯視圖解說了在有源觸點MD1112-2、MD1 112-3和MD1 112-4 W及多晶娃柵極106上方從 硬掩模500去除層800。有源觸點MD1 112-1和MD1 112-5通過硬掩模500中的開口來暴露。
[0046] 圖11A和11B分別解說了根據本公開的一方面的包括中部制程互連的圖10A和10B 的集成電路的側視圖和俯視圖。在圖11A中,該側視圖解說了僅禪合有源觸點MD1 112-1和 MD1 112-5的層1100的沉積。層1100可W是中部制程層,諸如M0層(例如,MD2)。在該安排中, 層1100不接觸(至少在電學的意義上不接觸)有源觸點MD1 112-2、MD1 112-3和MD1 112-4 W及多晶娃柵極106。在圖11B的俯視圖中,取決于基板102上的器件、1C器件100的有源區(qū)或 區(qū)域的朝向,層1100可W在1C器件100的有源區(qū)域上方或下方或側邊。
[0047] 在該配置中,層1100不接觸鄰近于1C器件100的有源區(qū)域的有源觸點MD1 112-2、 MD1 112-3和MD1 112-4,因為硬掩模500將層1100與鄰近基板102上的1C器件100的有源器 件的有源區(qū)域或區(qū)(在其上方、下方或側邊)的有源觸點MD1 112-2、MD1 112-3和MD1 112-4 W及多晶娃柵極106隔絕。
[0048] 硬掩模500的厚度被選為允許層1100向有源觸點112中的所暴露有源觸點上的共 形沉積。硬掩模500的厚度可W在例如五十(50)到兩百(200)埃(A)的范圍中。層1100可通 過濕法蝕刻、機械蝕刻、或化學機械拋光(CMP)或其他工藝來被拋光或進一步圖案化。
[0049] 在本公開的另一方面,非郵鄰多晶娃柵極可按類似于W上關于非郵鄰有源觸點描 述的方式來禪合在一起。即,一些多晶娃柵極被與此禪合隔離。圖12A和12B分別示出了根據 本公開的該方面的包括中部制程互連的集成電路的側視圖和俯視圖。圖12A解說了僅禪合 IC器件100的有源器件的多晶娃柵極106-1和多晶娃柵極106-4的層1200的沉積。層1200可 W是中部制程層,諸如M0層(例如,MP)。如圖12B中所示,層1200不接觸(至少在電學意義上 不接觸)多晶娃柵極106-2和106-3。在本公開的該方面中,圖5A到11B中示出的工藝被調整 W使用硬掩模500來隔離多晶娃柵極106-2和106-3。結果,層1200禪合多晶娃柵極106-1和 多晶娃柵極106-4,但不接觸多晶娃柵極106-2和多晶娃柵極106-3,因為硬掩模500將多晶 娃柵極106-2和多晶娃柵極106-3與層1200隔絕。
[0050] 圖13是解說根據本公開的一方面的用于制造中部制程(M0L)層的方法1300的過程 流程圖。在框1302,跨至半導體基板的諸半導體器件的端子的觸點來沉積硬掩模。例如,在 圖5A中,硬掩模500被沉積在集成電路的與基板102相對的表面上。在框1304,硬掩模被圖案 化W選擇性地暴露運些觸點中的一些并選擇地隔絕運些觸點中的一些。例如,圖9B解說了 有源觸點MD1 112-1和MD1 112-5通過蝕刻硬掩模500來暴露,如由實線所示。
[0051] 再次參照圖13,在框1306,導電材料被沉積在經圖案化的硬掩模和所暴露觸點上 W將所暴露觸點彼此禪合。例如,圖11A解說了僅禪合有源觸點MD1 112-1和MD1 112-5的層 1100的沉積。層1100可W是中部制程層,諸如M0層(例如,MD2)。在另一示例中,圖12A解說了 僅禪合1C器件100的有源器件的多晶娃柵極106-1和多晶娃柵極106-4的層1200的沉積。層 1200可W是中部制程層,諸如用于將集成電路的Ml連接至多晶娃柵極的中部制程互連層 (MP)。
[0052] 根據本公開的進一步方面,描述了一種包括中部制程(M化)層的器件。在一種配置 中,該器件包括用于選擇性地暴露至半導體基板的諸半導體器件的端子的一些有源觸點并 用于選擇性地隔絕一些有源觸點的裝置。該暴露裝置可W是覆蓋有源觸點MD1 112-2、MD1 112-3和MD1 112-4W及多晶娃柵極106的硬掩模500。有源觸點MD1 112-巧日MD1 112-5通過 硬掩模500中的開口來暴露,如圖10A和10B中所示。該器件還包括用于禪合所暴露的有源觸 點W將所暴露的有源觸點彼此禪合的裝置。該禪合裝置可W是僅禪合有源觸點MD1 112-1 和MD1 112-5的層1100。層1100可W是中部制程層,諸如M0層(例如,MD2),如圖11A和11B中 所示。在另一方面,前述裝置可W是被配置成執(zhí)行由前述裝置所陳述的功能的任何層、任何 接口或結構。
[0053] 圖14是示出其中可有利地采用本公開的一方面的示例性無線通信系統(tǒng)1400的框 圖。出于解說目的,圖14示出了Ξ個遠程單元1420、1430和1450 W及兩個基站1440。將認識 到,無線通信系統(tǒng)可具有遠多于此的遠程單元和基站。遠程單元1420、1430和1450包括1C器 件1425A、1425C和1425B,運些1C器件包括所公開的器件。將認識到,其他設備也可包括所公 開的器件,諸如基站、交換設備、和網絡裝備。圖14示出了從基站1440到遠程單元1420、1430 和1450的前向鏈路信號1480, W及從遠程單元1420、1430和1450到基站1440的反向鏈路信 號1490。
[0054] 在圖14中,遠程單元1420被示為移動電話,遠程單元1430被示為便攜式計算機,而 遠程單元1450被示為無線本地環(huán)路系統(tǒng)中的固定位置遠程單元。例如,運些遠程單元可W 是移動電話、手持式個人通信系統(tǒng)(PCS)單元、便攜式數據單元(諸如個人數據助理)、啟用 GPS的設備、導航設備、機頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數據單元(諸 如儀表讀數裝置)、或者存儲或取回數據或計算機指令的其他設備、或者其組合。盡管圖14 解說了根據本公開的各方面的遠程單元,但本公開并不被限定于所解說的運些示例性單 元。本公開的各方面可W合適地在包括所公開的器件的許多設備中使用。
[0055] 圖15是解說用于半導體組件(諸如W上公開的器件)的電路、布局W及邏輯設計的 設計工作站的框圖。設計工作站1500包括硬盤1501,該硬盤1501包含操作系統(tǒng)軟件、支持文 件、W及設計軟件(諸如化dence或化CAD)。設計工作站1500還包括促成對電路1510或半導 體組件1512(諸如根據本公開的一方面的器件)的設計的顯示器1502。提供存儲介質1504W 用于有形地存儲電路1510或半導體組件1512的設計。電路1510或半導體組件1512的設計可 W用文件格式(諸如GDSII或GERB邸席儲在存儲介質1504上。存儲介質1504可W是CD-ROM、 DVD、硬盤、閃存、或者其他合適的設備。此外,設計工作站1500包括用于從存儲介質1504接 受輸入或者將輸出寫到存儲介質1504的驅動裝置1503。
[0056] 存儲介質1504上記錄的數據可指定邏輯電路配置、用于光刻掩模的圖案數據、或 者用于串寫工具(諸如電子束光刻)的掩模圖案數據。該數據可進一步包括與邏輯仿真相關 聯的邏輯驗證數據,諸如時序圖或網電路。在存儲介質1504上提供數據通過減少用于設計 半導體晶片的工藝數目來促成電路1510或半導體組件1512的設計。
[0057] 對于固件和/或軟件實現,運些方法體系可W用執(zhí)行本文所描述功能的模塊(例 如,規(guī)程、函數等等)來實現。有形地體現指令的機器可讀介質可被用來實現本文所述的方 法體系。例如,軟件代碼可被存儲在存儲器中并由處理器單元來執(zhí)行。存儲器可W在處理器 單元內或在處理器單元外部實現。如本文所用的,術語"存儲器"是指長期、短期、易失性、非 易失性類型存儲器、或其他存儲器,而并不限于特定類型的存儲器或存儲器數目、或記憶存 儲在其上的介質的類型。
[0058] 如果W固件和/或軟件實現,則功能可作為一條或多條指令或代碼存儲在計算機 可讀介質上。示例包括編碼有數據結構的計算機可讀介質和編碼有計算機程序的計算機可 讀介質。計算機可讀介質包括物理計算機存儲介質。存儲介質可W是能被計算機存取的可 用介質。作為示例而非限定,此類計算機可讀介質可包括341、1?01、66?1?01八0-1?01或其他光 盤存儲、磁盤存儲或其他磁存儲設備、或能被用來存儲指令或數據結構形式的期望程序代 碼且能被計算機訪問的任何其他介質;如本文中所使用的盤(disk)和碟(disc)包括壓縮碟 仰)、激光碟、光碟、數字多用碟(DVD)、軟盤和藍光碟,其中盤常常磁性地再現數據,而碟用 激光光學地再現數據。上述的組合應當也被包括在計算機可讀介質的范圍內。
[0059] 除了存儲在計算機可讀介質上,指令和/或數據還可作為包括在通信裝置中的傳 輸介質上的信號來提供。例如,通信裝置可包括具有指示指令和數據的信號的收發(fā)機。運些 指令和數據被配置成使一個或多個處理器實現權利要求中敘述的功能。
[0060] 盡管已詳細描述了本公開及其優(yōu)勢,但是應當理解,可在本文中作出各種改變、替 代和變更而不會脫離如由所附權利要求所定義的本公開的技術。例如,諸如"上方"和"下 方"之類的關系術語是關于基板或電子器件使用的。當然,如果該基板或電子器件被顛倒, 則上方變成下方,反之亦然。此外,如果是側面取向的,則上方和下方可指代基板或電子器 件的側面。而且,本申請的范圍并非旨在被限定于說明書中所描述的過程、機器、制造、物質 組成、裝置、方法和步驟的特定配置。如本領域的普通技術人員將容易從本公開領會到的, 根據本公開,可W利用現存或今后開發(fā)的與本文所描述的相應配置執(zhí)行基本相同的功能或 實現基本相同結果的過程、機器、制造、物質組成、裝置、方法或步驟。因此,所附權利要求旨 在將運樣的過程、機器、制造、物質組成、裝置、方法或步驟包括在其范圍內。
[0061] 技術人員將進一步領會,結合本文的公開所描述的各種解說性邏輯框、模塊、電 路、和算法步驟可被實現為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟 件的運一可互換性,各種解說性組件、塊、模塊、電路、W及步驟在上面是W其功能性的形式 作一般化描述的。此類功能性是被實現為硬件還是軟件取決于具體應用和施加于整體系統(tǒng) 的設計約束。技術人員可針對每種特定應用W不同方式來實現所描述的功能性,但此類實 現決策不應被解讀為致使脫離本發(fā)明的范圍。
[0062] 結合本文的公開所描述的各種解說性邏輯框、模塊、W及電路可用設計成執(zhí)行本 文中描述的功能的通用處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程 口陣列(FPGA)或其他可編程邏輯器件、分立的口或晶體管邏輯、分立的硬件組件、或其任何 組合來實現或執(zhí)行。通用處理器可W是微處理器,但在替換方案中,處理器可W是任何常規(guī) 的處理器、控制器、微控制器、或狀態(tài)機。處理器還可被實現為計算設備的組合,例如DSP與 微處理器的組合、多個微處理器、與DSP核屯、協(xié)同的一個或多個微處理器、或者任何其他此 類配置。
[0063] 結合本公開所描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行的軟件 模塊中、或在運兩者的組合中體現。軟件模塊可駐留在RAM、閃存、ROM、EPROM、EEPR0M、寄存 器、硬盤、可移動盤、CD-ROM或本領域中所知的任何其他形式的存儲介質中。示例性存儲介 質禪合到處理器W使得該處理器能從/向該存儲介質讀寫信息。在替換方案中,存儲介質可 W被整合到處理器。處理器和存儲介質可駐留在ASIC中。ASIC可駐留在用戶終端中。替換 地,處理器和存儲介質可作為分立組件駐留在用戶終端中。
[0064] 在一個或多個示例性設計中,所描述的功能可W在硬件、軟件、固件、或其任何組 合中實現。如果在軟件中實現,則各功能可W作為一條或多條指令或代碼存儲在計算機可 讀介質上或藉其進行傳送。計算機可讀介質包括計算機存儲介質和通信介質兩者,包括促 成計算機程序從一地向另一地轉移的任何介質。存儲介質可W是可被通用或專用計算機訪 問的任何可用介質。作為示例而非限定,運樣的計算機可讀介質可W包括RAM、R〇M、邸PROM、 CD-ROM或其他光盤存儲、磁盤存儲或其他磁存儲設備、或能被用來攜帶或存儲指令或數據 結構形式的指定程序代碼手段且能被通用或專用計算機、或者通用或專用處理器訪問的任 何其他介質。任何連接也被正當地稱為計算機可讀介質。例如,如果軟件是使用同軸電纜、 光纖電纜、雙絞線、數字訂戶線(D化)、或者諸如紅外、無線電和微波之類的無線技術從web 網站、服務器、或者其他遠程源傳送而來,則該同軸電纜、光纖電纜、雙絞線、D化、或諸如紅 夕h無線電、W及微波之類的無線技術就被包括在介質的定義之中。如本文中所使用的盤 (disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數字多用碟(DVD)、軟盤和藍光碟,其中 盤(disk)往往W磁的方式再現數據而碟(disc)用激光W光學方式再現數據。上述的組合應 當也被包括在計算機可讀介質的范圍內。
[0065]提供對本公開的先前描述是為使得本領域任何技術人員皆能夠制作或使用本公 開。對本公開的各種修改對本領域技術人員而言將容易是顯而易見的,并且本文中所定義 的普適原理可被應用到其他變型而不會脫離本公開的精神或范圍。由此,本公開并非旨在 被限定于本文中所描述的示例和設計,而是應被授予與本文中所公開的原理和新穎性特征 相一致的最廣范圍。
【主權項】
1. 一種制造中部制程(MOL)層的方法,包括: 跨至半導體基板的半導體器件的端子的多個有源觸點來沉積硬掩模; 圖案化所述硬掩模以選擇性地暴露所述多個有源觸點中的一些有源觸點并選擇地隔 絕所述多個有源觸點中的一些有源觸點;以及 在經圖案化的硬掩模和所述多個有源觸點中的所暴露有源觸點上沉積導電材料以在 所述半導體器件的有源區(qū)域上將所述多個有源觸點中的所暴露有源觸點彼此耦合。2. 如權利要求1所述的方法,其特征在于,所述硬掩模的厚度允許所述導電材料在所述 多個有源觸點中的所暴露有源觸點上被共形沉積。3. 如權利要求1所述的方法,其特征在于,所述導電材料是鎢。4. 如權利要求1所述的方法,其特征在于,所述多個有源觸點中的所暴露有源觸點包括 源極觸點、漏極觸點和/或柵極觸點。5. 如權利要求1所述的方法,其特征在于,所述多個有源觸點中的所暴露有源觸點包括 金屬觸點或多晶硅觸點。6. 如權利要求1所述的方法,其特征在于,所隔絕有源觸點和所暴露有源觸點彼此毗 鄰。7. 如權利要求1所述的方法,其特征在于,圖案化所述硬掩模創(chuàng)建矩形開口以選擇性地 暴露所述多個有源觸點。8. 如權利要求1所述的方法,其特征在于,耦合所述多個有源觸點中的所暴露有源觸點 的所述導電材料跨所述多個有源觸點中的未暴露有源觸點延伸。9. 如權利要求1所述的方法,其特征在于,沉積所述導電材料進一步包括化學機械拋光 (CMP)所述導電材料。10. 如權利要求1所述的方法,其特征在于,所述M0L層被集成到移動電話、機頂盒、音樂 播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式 數據單元、和/或位置固定的數據單元中。11. 一種包括中部制程(M0L)層的器件,所述M0L層包括: 掩模層,其選擇性地暴露至半導體基板的半導體器件的端子的多個有源觸點中的一些 有源觸點并選擇性地隔絕所述多個有源觸點中的一些有源觸點;以及 導電材料,其耦合至經圖案化的硬掩模和所述多個有源觸點中的所暴露有源觸點以在 所述半導體器件的有源區(qū)域上將所述多個有源觸點中的所暴露有源觸點彼此耦合。12. 如權利要求11所述的器件,其特征在于,所述掩模層的厚度允許所述導電材料在所 述多個有源觸點中的所暴露有源觸點上被共形沉積。13. 如權利要求11所述的器件,其特征在于,所述導電材料是鎢或銅。14. 如權利要求11所述的器件,其特征在于,所述多個有源觸點中的所暴露有源觸點包 括源極觸點、漏極觸點和/或柵極觸點。15. 如權利要求11所述的器件,其特征在于,所述多個有源觸點中的所暴露有源觸點包 括金屬觸點或多晶娃觸點。16. 如權利要求11所述的器件,其特征在于,所隔絕有源觸點和所暴露有源觸點彼此毗 鄰。17. 如權利要求11所述的器件,其特征在于,所述掩模層創(chuàng)建矩形開口以選擇性地暴露 所述多個有源觸點。18. 如權利要求11所述的器件,其特征在于,耦合至所述多個有源觸點中的所暴露有源 觸點的所述導電材料跨所述多個有源觸點中的未暴露有源觸點延伸。19. 如權利要求11所述的器件,其特征在于,所述器件被集成到移動電話、機頂盒、音樂 播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式 數據單元、和/或位置固定的數據單元中。20. -種制造中部制程(MOL)層的方法,包括: 用于跨至半導體基板的半導體器件的端子的多個有源觸點來沉積硬掩模的步驟; 用于圖案化所述硬掩模以選擇性地暴露所述多個有源觸點中的一些有源觸點并選擇 地隔絕所述多個有源觸點中的一些有源觸點的步驟;以及 用于在經圖案化的硬掩模和所述多個有源觸點中的所暴露有源觸點上沉積導電材料 以將所述多個有源觸點中的所暴露有源觸點彼此耦合的步驟。21. 如權利要求20所述的方法,其特征在于,耦合所述多個有源觸點中的所暴露有源觸 點的所述導電材料跨所述多個有源觸點中的未暴露有源觸點延伸。22. 如權利要求20所述的方法,其特征在于,所述沉積導電材料的步驟進一步包括化學 機械拋光(CMP)所述導電材料的步驟。23. 如權利要求20所述的方法,其特征在于,所述MOL層被集成到移動電話、機頂盒、音 樂播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜 式數據單元、和/或位置固定的數據單元中。24. -種包括中部制程(MOL)層的器件,所述MOL層包括: 用于選擇性地暴露至半導體基板的半導體器件的端子的多個有源觸點中的一些有源 觸點并用于選擇性地隔絕所述多個有源觸點中的一些有源觸點的裝置;以及 用于耦合所述多個有源觸點中的所暴露有源觸點以將所述多個有源觸點中的所暴露 有源觸點彼此耦合的裝置。25. 如權利要求24所述的器件,其特征在于,所述耦合裝置跨所述多個有源觸點中的未 暴露有源觸點延伸。26. 如權利要求24所述的器件,其特征在于,所述暴露裝置的厚度允許所述耦合裝置在 所述多個有源觸點中的所暴露有源觸點上被共形沉積。27. 如權利要求24所述的器件,其特征在于,所述多個有源觸點中的所暴露有源觸點包 括源極觸點、漏極觸點和/或柵極觸點。28. 如權利要求24所述的器件,其特征在于,所述多個有源觸點中的所暴露有源觸點包 括金屬觸點或多晶娃觸點。29. 如權利要求24所述的器件,其特征在于,所隔絕有源觸點和所暴露有源觸點彼此毗 鄰。30. 如權利要求24所述的器件,其特征在于,所述器件被集成到移動電話、機頂盒、音樂 播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式 數據單元、和/或位置固定的數據單元中。
【文檔編號】H01L21/768GK105874586SQ201480072114
【公開日】2016年8月17日
【申請日】2014年11月13日
【發(fā)明人】S·S·宋, K·利姆, Z·王, J·J·徐, X·陳, C·F·耶普
【申請人】高通股份有限公司