晶圓級(jí)封裝以及產(chǎn)量改善方法
【專利摘要】本發(fā)明提供一種晶圓級(jí)封裝以及產(chǎn)量改善方法，所述產(chǎn)量改善方法包含：提供多個(gè)第一候選晶片，每個(gè)第一候選晶片包含相同的第一電路模塊設(shè)計(jì)，其中目標(biāo)芯片的芯片功能被分割為至少一第一電路設(shè)計(jì)，每個(gè)第一電路設(shè)計(jì)包含相同的第一電路模塊設(shè)計(jì)；從所述多個(gè)第一候選晶片中選擇多個(gè)第一好的晶片；以及通過(guò)在晶圓級(jí)封裝內(nèi)組裝至少所述多個(gè)選擇的第一好的晶片，以產(chǎn)生所述目標(biāo)芯片。本發(fā)明的晶圓級(jí)封裝及產(chǎn)量改善方法通過(guò)將芯片功能分割為多個(gè)相同晶片內(nèi)，能夠提高芯片產(chǎn)量又降低制造成本。
【專利說(shuō)明】
晶圓級(jí)封裝以及產(chǎn)量改善方法
技術(shù)領(lǐng)域
[0001]本發(fā)明關(guān)于一種芯片的設(shè)計(jì)及制造，更具體地，關(guān)于一種具有多個(gè)晶片的晶圓級(jí)封裝與相關(guān)的產(chǎn)量改善方法，其中多個(gè)晶片并列排布。
【背景技術(shù)】
[0002]使用大尺寸晶片來(lái)實(shí)現(xiàn)目標(biāo)芯片的芯片功能時(shí)，晶圓上大尺寸的晶片制造會(huì)因低產(chǎn)量與高成本而受到不利影響。舉例來(lái)說(shuō)，假設(shè)晶圓上的缺陷分布是一樣的，在同一個(gè)晶圓上制造大尺寸晶片的晶片產(chǎn)量比制造小尺寸晶片的晶片產(chǎn)量要低。換句話說(shuō)，晶片產(chǎn)量損失(die yield loss)是與晶片尺寸正相關(guān)(positively correlated)。若網(wǎng)絡(luò)交換芯片用大尺寸晶片制造，網(wǎng)絡(luò)交換芯片的生產(chǎn)成本就會(huì)因晶片產(chǎn)量損失而變得較高。因此，業(yè)界需要有能夠減少產(chǎn)量損失且降低生產(chǎn)成本的創(chuàng)新的集成電路設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0003]因此，本發(fā)明為了解決大尺寸晶片制造的不利因素，特提供一種新的晶圓級(jí)封裝及產(chǎn)量改善方法。
[0004]本發(fā)明提供一種晶圓級(jí)封裝，包含:多個(gè)晶片，包含至少一第一晶片與一第二晶片，其中所述多個(gè)晶片并列放置，所述第一晶片的第一側(cè)相鄰于所述第二晶片的第一側(cè)；以及多個(gè)連接路徑，將所述第一晶片的第一側(cè)的輸入/輸出墊連接到所述第二晶片的第一側(cè)的輸入/輸出墊，其中所述第一晶片的第一側(cè)的相鄰輸入/輸出墊通過(guò)僅在單個(gè)層上的連接路徑連接到所述第二晶片的第一側(cè)的相鄰輸入輸出墊。
[0005]本發(fā)明另提供一種晶圓級(jí)封裝，包含:多個(gè)晶片，包含至少一第一晶片，一第二晶片，及一第三晶片，其中所述多個(gè)晶片以并排方式放置，所述第一晶片與所述第二晶片相同，所述第三晶片不同于所述第一晶片與所述第二晶片；以及多個(gè)連接路徑，將所述第一晶片的第一側(cè)的輸入/輸出墊連接到所述第三晶片的第一側(cè)的輸入/輸出墊，并將所述第二晶片的第一側(cè)的輸入/輸出墊連接到所述第三晶片的第二側(cè)的輸入/輸出墊，其中所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的同側(cè)。
[0006]本發(fā)明另提供一種產(chǎn)量改善方法，包含:提供多個(gè)第一候選晶片，每個(gè)所述第一候選晶片包含相同的第一電路模塊設(shè)計(jì)，其中目標(biāo)芯片的芯片功能被分割為至少一第一電路設(shè)計(jì)，每個(gè)所述第一電路設(shè)計(jì)包含相同的所述第一電路模塊設(shè)計(jì);從所述多個(gè)第一候選晶片中選擇多個(gè)第一好的晶片；以及通過(guò)在晶圓級(jí)封裝內(nèi)組裝至少所述多個(gè)選擇的第一好的晶片，以產(chǎn)生所述目標(biāo)芯片。
[0007]本發(fā)明的晶圓級(jí)封裝及產(chǎn)量改善方法通過(guò)將芯片功能分割為多個(gè)相同晶片內(nèi)，能夠提尚芯片廣量又降低制造成本。
[0008]本發(fā)明的這些及其他的目的對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，在閱讀了下述優(yōu)選實(shí)施例的詳細(xì)說(shuō)明以后是很容易理解和明白的，所述優(yōu)選實(shí)施例通過(guò)多幅圖予以揭示。
【附圖說(shuō)明】
[0009]圖1顯示根據(jù)本發(fā)明一實(shí)施例的第一產(chǎn)量改善方法的流程圖。
[0010]圖2顯示用大尺寸晶片制造的目標(biāo)芯片的實(shí)施例的示意圖。
[0011]圖3顯示將目標(biāo)芯片的芯片功能分割成兩個(gè)具有同樣電路模塊設(shè)計(jì)的電路設(shè)計(jì)的實(shí)施例的示意圖。
[0012]圖4顯示本發(fā)明的實(shí)施例的晶圓級(jí)封裝的側(cè)視圖。
[0013]圖5顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第一組裝設(shè)計(jì)的示意圖。
[0014]圖6顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第二組裝設(shè)計(jì)的示意圖。
[0015]圖7顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第三組裝設(shè)計(jì)的示意圖。
[0016]圖8顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第四組裝設(shè)計(jì)的示意圖。
[0017]圖9顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第五組裝設(shè)計(jì)的示意圖。
[0018]圖10顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第六組裝設(shè)計(jì)的示意圖。
[0019]圖11顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第七組裝設(shè)計(jì)的示意圖。
[0020]圖12顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第八組裝設(shè)計(jì)的示意圖。
[0021]圖13顯示根據(jù)本發(fā)明的實(shí)施例的第二產(chǎn)量改善方法的流程圖。
[0022]圖14顯示將目標(biāo)芯片的芯片功能分割為兩個(gè)相同的電路設(shè)計(jì)與一個(gè)不同的電路設(shè)計(jì)。
[0023]圖15顯示本發(fā)明的實(shí)施例的異質(zhì)晶片的第一組裝設(shè)計(jì)的示意圖。
[0024]圖16顯示本發(fā)明的實(shí)施例的異質(zhì)晶片的第二組裝設(shè)計(jì)的示意圖。
[0025]圖17顯示本發(fā)明的實(shí)施例的使用單個(gè)晶片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)交換的示意圖。
[0026]圖18顯示本發(fā)明的實(shí)施例的使用兩個(gè)相同晶片實(shí)現(xiàn)網(wǎng)絡(luò)交換的示意圖。
[0027]圖19顯示本發(fā)明實(shí)施例的網(wǎng)絡(luò)交換的示意圖。
[0028]圖20顯示本發(fā)明實(shí)施例的另一網(wǎng)絡(luò)交換的示意圖。
[0029]圖21顯示本發(fā)明實(shí)施例的又一網(wǎng)絡(luò)交換的示意圖。
【具體實(shí)施方式】
[0030]本說(shuō)明書及權(quán)利要求書使用了某些詞語(yǔ)代指特定的組件。本領(lǐng)域的技術(shù)人員可理解的是，制造商可能使用不同的名稱代指同一組件。本文件不通過(guò)名字的差別，而通過(guò)功能的差別來(lái)區(qū)分組件。在以下的說(shuō)明書和權(quán)利要求書中，詞語(yǔ)“包括”是開(kāi)放式的，因此其應(yīng)理解為“包括，但不限于...”。
[0031]圖1顯示根據(jù)本發(fā)明一實(shí)施例的第一產(chǎn)量改善方法的流程圖。假使結(jié)果大致相同，并不需要完全如圖1的順序執(zhí)行各個(gè)步驟。另外，圖1流程圖中可以加入一些步驟或者刪除某些步驟。示例的產(chǎn)量改善方法可以簡(jiǎn)單歸納如下。
[0032]步驟102:提供多個(gè)候選晶片，每個(gè)晶片具有相同的電路模塊設(shè)計(jì)。舉例來(lái)說(shuō)，目標(biāo)芯片的芯片功能被分割為多個(gè)電路設(shè)計(jì)，每個(gè)電路設(shè)計(jì)具有相同的電路模塊設(shè)計(jì)。
[0033]步驟102:從多個(gè)候選晶片中選擇多個(gè)好的晶片。請(qǐng)注意，此處“好的”是指可用的，或者是適合的，或者是狀態(tài)有別的多個(gè)晶片中最佳的晶片。
[0034]步驟106:通過(guò)在同個(gè)晶圓級(jí)封裝內(nèi)組裝選擇的好的晶片，來(lái)產(chǎn)生目標(biāo)芯片。
[0035]舉例來(lái)說(shuō)，但并非限制本發(fā)明，所有步驟102-106可在同一個(gè)半導(dǎo)體設(shè)計(jì)工廠執(zhí)行。如果是相同的晶片面積，大尺寸晶片的產(chǎn)量比多個(gè)小尺寸晶片的產(chǎn)量低。將一個(gè)大尺寸晶片分成多個(gè)小尺寸晶片可帶來(lái)一些余量(overhead)。業(yè)界需要盡量減少余量。所以，本發(fā)明是要提供一種創(chuàng)新的分割芯片(例如，一個(gè)交換芯片)的方法。舉例來(lái)說(shuō)，假定晶圓的缺陷分布是相同的，晶圓上制造一個(gè)大尺寸的晶片的晶片產(chǎn)量要比在同樣晶圓上制造多個(gè)具有同樣面積的多個(gè)小尺寸晶片的晶片產(chǎn)量低。因?yàn)榫A上制造大尺寸晶片的制造會(huì)遭受低產(chǎn)量與高成本的不利影響，本發(fā)明因此提出要確定一種電路模塊設(shè)計(jì)，使得一個(gè)目標(biāo)芯片的芯片功能能被分割成多個(gè)電路設(shè)計(jì)，且每個(gè)電路設(shè)計(jì)具有相同的電路模塊設(shè)計(jì)，且在晶圓上制造多個(gè)小尺寸晶片，每個(gè)小尺寸晶片具有相同的電路模塊設(shè)計(jì)。
[0036]請(qǐng)一同參考圖2與圖3。圖2顯示用大尺寸晶片制造的目標(biāo)芯片的實(shí)施例的示意圖。圖3顯示將目標(biāo)芯片的芯片功能分割成兩個(gè)具有同樣電路模塊設(shè)計(jì)的電路設(shè)計(jì)的實(shí)施例的示意圖。在此實(shí)施例中，一個(gè)目標(biāo)芯片(例如一網(wǎng)絡(luò)交換芯片)200支持芯片功能(例如網(wǎng)絡(luò)交換功能)，該芯片功能用多個(gè)功能模塊202及204_1-204_4來(lái)實(shí)現(xiàn)，其中功能模塊204_1_204_4具有同樣功能F2，以及功能模塊202具有與功能F2不同的功能Fl。舉例來(lái)說(shuō)，功能模塊202可包含多平面網(wǎng)絡(luò)交換(mult1-plane network switch)的流量管理器(trafficmanager，TM)，且功能模塊204_1-204_4的每個(gè)可包含一個(gè)平面(plane)的入口封包處理電路(ingress packet processing circuit)以及出口封包處理電路(egress packetprocessing circuit)。
[0037]晶圓級(jí)封裝是一種封裝半導(dǎo)體芯片的技術(shù)，其與晶圓先切割成單一半導(dǎo)體芯片，然后加以封裝的傳統(tǒng)封裝方式不同。上述所指的晶圓級(jí)封裝是基于晶圓級(jí)制程來(lái)制造。即多個(gè)半導(dǎo)體芯片(如同質(zhì)芯片或異質(zhì)芯片)封裝于同一晶圓級(jí)封裝中，而連接各半導(dǎo)體芯片間的連接路徑/傳輸總線/傳輸電路…等是以晶圓級(jí)制程來(lái)制造。因此，連接路徑，傳輸總線，或傳輸電路可由金屬層進(jìn)行實(shí)作(如重布線層金屬層，RDL，一種芯片上的金屬層，可于不同位置使用集成電路上之輸出/輸入接腳)，而非傳統(tǒng)封裝中的焊線。
[0038]晶圓級(jí)封裝可以是一集成扇出型(integratedfan-out，InFO)封裝，或是基板上晶圓上芯片(chip on wafer on substrate,CoWoS,package)封裝。接下來(lái)的晶圓級(jí)封裝是以InFO封裝來(lái)舉例，但不是本發(fā)明的限縮。使用所提概念的晶圓級(jí)封裝可以是InFO封裝或CoWoS封裝，而InFO封裝與CoWoS封裝是可以互換的。
[0039]如圖3所示，目標(biāo)芯片200的芯片功能被平均分割進(jìn)兩個(gè)電路設(shè)計(jì)206j及206_2，每個(gè)電路設(shè)計(jì)都具有相同的電路模塊設(shè)計(jì)。在此實(shí)施例中，電路模塊設(shè)計(jì)來(lái)具有一個(gè)功能Fl的功能模塊以及具有同樣功能F2的兩個(gè)功能模塊，并因分區(qū)的余量(partit1noverhead)進(jìn)一步設(shè)計(jì)來(lái)具有一個(gè)額外輸入/輸出(1/0)功能302，在晶圓級(jí)封裝內(nèi)用期望的芯片功能重建目標(biāo)芯片需要該分區(qū)余量。如果電路設(shè)計(jì)206_2旋轉(zhuǎn)180度，電路設(shè)計(jì)206_2就與電路設(shè)計(jì)206_1完全匹配，因?yàn)殡娐吩O(shè)計(jì)206_1與206_2具有相同的電路模塊設(shè)計(jì)。因?yàn)槟繕?biāo)芯片200的芯片功能被平均分割進(jìn)兩個(gè)相同的晶片，在同樣晶圓級(jí)封裝內(nèi)組裝兩個(gè)相同的晶片來(lái)產(chǎn)生目標(biāo)芯片200之后，每個(gè)晶片內(nèi)的功能模塊都不會(huì)被當(dāng)作冗余模塊。
[0040]根據(jù)通過(guò)分割目標(biāo)芯片的芯片功能所配置的電路模塊設(shè)計(jì)，相同的小尺寸晶片能夠在晶圓上制造，其中每個(gè)小尺寸晶片具有相同的電路模塊設(shè)計(jì)(步驟102)。相較于大尺寸晶片的晶片產(chǎn)量，其中每個(gè)大尺寸晶片具有芯片200的芯片功能并在晶圓上制造，因降低的產(chǎn)量損失，具有該電路模塊設(shè)計(jì)并在同樣晶圓上制造的小尺寸晶片的晶片產(chǎn)量更高。而且，因?yàn)殡娐纺K設(shè)計(jì)的單一掩模(mask)可以用來(lái)制造多個(gè)相同的晶片，掩模的成本也大幅降低了。
[0041]因?yàn)槠谕男酒δ鼙环指顬槎鄠€(gè)電路設(shè)計(jì)，每個(gè)電路設(shè)計(jì)具有相同的電路模塊設(shè)計(jì)，且每個(gè)相同的晶片是使用相同的電路模塊設(shè)計(jì)來(lái)制造，多個(gè)晶片可被組裝來(lái)重建具有期望的芯片功能的目標(biāo)芯片。在步驟104，從晶圓上制造的候選晶片中選擇多個(gè)好的晶片，其中選擇好的晶片的數(shù)量是基于重建期望芯片功能所需要的相同的電路設(shè)計(jì)模塊設(shè)計(jì)的數(shù)量來(lái)決定。在步驟106中，選擇的好的晶片被組裝在一個(gè)晶圓級(jí)封裝，來(lái)產(chǎn)生具有期望芯片功能的目標(biāo)芯片。舉例來(lái)說(shuō)，晶圓級(jí)封裝可以是一個(gè)集成扇出(integrated fan-out,InFO)封裝或者是一個(gè)基板上晶圓上芯片(chip on wafer on substrate，CoWoS)封裝。對(duì)于如何在一個(gè)晶圓級(jí)封裝中組裝同質(zhì)晶片(homogeneous dies)，下文將給出幾個(gè)實(shí)施的組裝設(shè)計(jì)。
[0042]圖4顯示本發(fā)明的實(shí)施例的晶圓級(jí)封裝的側(cè)視圖。在此實(shí)施例中，同一個(gè)晶圓級(jí)封裝400內(nèi)組裝有兩個(gè)晶片402_1與402_2(例如兩個(gè)相同的晶片)。晶片402j與402_2在晶圓級(jí)封裝中是并排放置。也就是說(shuō)，晶片402_1與402_2并不是垂直疊放。晶片402_1包含多個(gè)輸入/輸出(1/0)墊403_1，并通過(guò)凸起405_1架在重布層(代(1丨81:1'；[13111:;[011 layer，RDL)或基板404上。類似地，晶片402_2包含多個(gè)1/0墊403_2，且通過(guò)凸起405_2架在重布層(redistribut1n layer，RDL)或基板404上。并且，晶片402_1與402_2可通過(guò)經(jīng)由RDL/基板404內(nèi)的連接路徑來(lái)連接。舉例來(lái)說(shuō)，在采用InFO封裝技術(shù)的情況下，連接路徑用InFO線來(lái)實(shí)施(例如Cu后鈍化層內(nèi)連接，Cu post passivat1n interconnect1ns)，這種連接可作為RDL布線。需要注意的是，圖4中的封裝結(jié)構(gòu)是解釋之用，并非本發(fā)明的限制。
[0043]圖5顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第一組裝設(shè)計(jì)的示意圖。圖5中的子示意圖(八)顯示單個(gè)晶片41，其在右側(cè)1?具有多個(gè)1/0墊？1少2，？3，？4。1/0墊？1-?4是單向的，其中1/0墊Pl與P4是輸出墊，用于發(fā)送從晶片Al的輸出緩沖(圖未示)中產(chǎn)生的輸出信號(hào)，而1/0墊P2與P3是輸入墊，用于在晶片Al的輸入緩沖(圖未示)中接收要處理的輸入信號(hào)。
[0044]圖5的子示意圖(B)顯示使用RDL/基板布線連接的兩個(gè)同樣晶片502_1與502_2。晶片502_1 與502_2可以是主從對(duì)(master-slave pair)或是同伴對(duì)(peer-to-peer pair)。在圖5中的子示意圖(A)中顯示的Al可以根據(jù)上述的電路模塊設(shè)計(jì)制造。而且，晶片502j與502_2中每個(gè)都與單個(gè)晶片Al相同。晶片502_1與502_2在晶圓級(jí)封裝中以并排的方式放置。另外，晶片502_1的第一側(cè)SI緊鄰著晶片502_2的第一側(cè)SI，其中晶片502_1的第一側(cè)SI與晶片502_2的第一側(cè)SI的每個(gè)都是在相同晶片的同側(cè)(也就是單個(gè)晶片Al的右側(cè)RS)。而且，晶片502_2的朝向相對(duì)于晶片502_1的朝向有180度的旋轉(zhuǎn)。如上所述，1/0墊Pl與P4是輸出墊，而1/0墊P2與P3是輸入墊。在本實(shí)施例中，晶片502_1的1/0墊Pl通過(guò)連接路徑LI連接到晶片502_2的1/0墊P3，晶片502J的1/0墊P2通過(guò)連接路徑L2連接到連接到晶片502_2的1/0墊P4，晶片502_1的1/0墊P3通過(guò)連接路徑L3連接到連接到晶片502_2的1/0墊Pl，晶片502_1的1/0墊P4通過(guò)連接路徑L4連接到連接到晶片502_2的1/0墊P2。晶片502_1與502_2之間的連接路徑包含在不同層的跨越連接路徑(crossing connect1n paths)Ll_L4，這增加了RDL/基板布線的設(shè)計(jì)復(fù)雜度。本發(fā)明更提供一種創(chuàng)新的1/0設(shè)計(jì)/布置，用于避免在晶圓級(jí)封裝內(nèi)的同樣晶片之間產(chǎn)生互相跨越的連接路徑。
[0045]圖6顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第二組裝設(shè)計(jì)的示意圖。圖6的子示意圖(A)顯示單個(gè)晶片A2，其在右側(cè)RS具有多個(gè)I/O墊P1’，P2’，P3’，P4’。1/0墊P1’_P4’是雙向的。而且，I/O墊PI ’ -P4 ’中的每個(gè)都可配置為輸入墊或輸出墊，其中的輸入墊用于在晶片A2的輸入緩沖(圖未示)中接收要處理的輸入信號(hào);其中輸出墊是用于發(fā)送從晶片A2的輸出緩沖(圖未示)中產(chǎn)生的輸出信號(hào)。圖6的子示意圖(B)顯示兩個(gè)相同的晶片602_1與602_2，它們使用直接連接路徑LI’，L2’，L3’，L4’來(lái)連接。晶片602j與602_2可以是主從對(duì)(master-slave pair)或是同伴對(duì)(peer-to-peer pair)。
[0046]圖6中子示意圖(A)的單個(gè)晶片A2可以根據(jù)上述的電路模塊設(shè)計(jì)來(lái)制造。而且，晶片602_1與602_2的每個(gè)都與單個(gè)晶片A2相同。晶片602_1與602_2在晶圓級(jí)封裝內(nèi)以并排的方式放置。另外，晶片602_1的第一側(cè)SI相鄰于晶片602_2的第一側(cè)SI，其中晶片602j的第一側(cè)SI與晶片6 O 2 _ 2的第一側(cè)的每個(gè)是相同晶片的同一側(cè)(也就是說(shuō)，單個(gè)晶片A 2的右側(cè)RS)。而且，晶片60 2_2的朝向相對(duì)于晶片60 2_1的朝向具有180度的旋轉(zhuǎn)。因?yàn)镮 /0墊P I’ -P4 ’是雙向的，晶片602_1的I/O墊Pl ’通過(guò)直接連接路徑LI ’與晶片602_2的I/O墊P4’連接，晶片602_1的I/O墊P2 ’通過(guò)直接連接路徑L2 ’與晶片602_2的I/O墊P3 ’連接，晶片602_1的I/O墊P3，通過(guò)直接連接路徑L3，與晶片602_2的I/O墊P2，連接，晶片602_1的I/O墊P4，通過(guò)直接連接路徑L4 ’與晶片602_2的I/O墊Pl，連接，借助雙向I/O設(shè)計(jì)，在晶片602_1的第一側(cè)SI的相鄰的I/O墊僅通過(guò)單個(gè)層的連接路徑連接到晶片602_2的第一側(cè)SI的相鄰的I/O墊。舉例來(lái)說(shuō)，晶片602_1與602_2之間的連接路徑?jīng)]有通過(guò)不同層的跨越連接路徑，這大幅簡(jiǎn)化了RDL/基板的布線。需要注意的是，I/O墊或連接路徑都實(shí)際運(yùn)作，這些并非是虛擬元件。
[0047]如圖6所示的組裝實(shí)施例只有兩個(gè)相同的晶片，每個(gè)都使用雙向I/O設(shè)計(jì)。但是，這僅僅是為了展示所用，并非本發(fā)明的限制。在晶圓級(jí)封裝內(nèi)使用雙向I/O設(shè)計(jì)來(lái)組裝超過(guò)兩個(gè)相同晶片是可行的。而且，可用組裝不同數(shù)量的同質(zhì)晶片來(lái)提供不同的產(chǎn)品(例如，不同線速度的網(wǎng)絡(luò)交換產(chǎn)品)。另外，實(shí)現(xiàn)了在單層上通過(guò)連接路徑連接晶片的一側(cè)的相鄰I/O墊與另一個(gè)晶片的一側(cè)的相鄰I/O墊的目的。舉例來(lái)說(shuō)，避免了通過(guò)不同層來(lái)布線跨越連接路徑。
[0048]圖7顯示根據(jù)本發(fā)明的實(shí)施例的同質(zhì)晶片的第三組裝設(shè)計(jì)的示意圖。圖7的子示意圖(A)顯示了單個(gè)晶片A3，其在右側(cè)RS上具有多個(gè)I/O墊P1’，P2’，P3’，以及在底側(cè)BS上具有多個(gè)I/O墊P4 ’，P5 ’，P6 ’。I/O墊Pl，-P6，是雙向的。而且，I/O墊Pl ’ -P6 ’中的每個(gè)可配置為輸入墊或輸出墊，其中輸入墊用于在晶片A3的輸入緩沖(圖未示)中接收要處理的輸入信號(hào)；其中輸出墊是用于發(fā)送從晶片A3的輸出緩沖(圖未示)中產(chǎn)生的輸出信號(hào)。
[0049]圖7的子示意圖(B)顯示四個(gè)相同的晶片702_1，702_2，702_3以及702_4，其通過(guò)直接連接路徑L1’_L12’連接。如圖7所示的單個(gè)晶片A3可根據(jù)上述的電路模塊設(shè)計(jì)來(lái)制造。而且，晶片702_1-702_4中每個(gè)都與單個(gè)晶片A3相同。晶片702_1-702_4在晶圓級(jí)封裝內(nèi)以并排方式排布。舉例來(lái)說(shuō)(并非限制)，晶片702_1與702_2是在晶圓級(jí)封裝的一個(gè)平面上以X軸方向排列，晶片702_3與702_4是在晶圓級(jí)封裝的一個(gè)平面上以X軸方向排列，晶片702j與702_4是在晶圓級(jí)封裝的一個(gè)平面上以Y軸方向排列，晶片702_2與702_3是在晶圓級(jí)封裝的一個(gè)平面上以Y軸方向排列，如此，晶圓級(jí)上的晶片702_1-702_4的對(duì)稱放置使晶圓級(jí)封裝具有緊湊的尺寸。
[0050]另外，晶片702_1的第一側(cè)SI與晶片702_2的第一側(cè)SI是相鄰的，晶片702_3的第一側(cè)SI與晶片702_4的第一側(cè)SI是相鄰的，晶片702j的第二側(cè)S2與晶片704_2的第二側(cè)S2是相鄰的，晶片702_1的第二側(cè)S2與晶片702_3的第二側(cè)S2是相鄰的，其中晶片702_1的第一側(cè)SI與晶片702_2的第一側(cè)SI是相同晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A3的右側(cè)RS與底側(cè)BS)，晶片702_3的第一側(cè)SI與晶片702_4的第一側(cè)SI是相同晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A3的右側(cè)RS與底側(cè)BS)，其中晶片702_2的第二側(cè)S2與晶片702_3的第二側(cè)S2是相同晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A3的右側(cè)RS與底側(cè)BS)，其中晶片702_1的第二側(cè)S2與晶片702_4的第二側(cè)S2是相同晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A3的底側(cè)BS與右側(cè)RS)。
[0051 ]而且，晶片702_2的朝向相對(duì)于晶片702_1的朝向有90度的順時(shí)針旋轉(zhuǎn)，晶片702_3的朝向相對(duì)于晶片702_2的朝向有90度的順時(shí)針旋轉(zhuǎn)，晶片702_4的朝向相對(duì)于晶片702_3的朝向有90度的順時(shí)針旋轉(zhuǎn)，晶片702_1的朝向相對(duì)于晶片702_4的朝向有90度的順時(shí)針旋轉(zhuǎn)。因?yàn)镮/O墊PI ’ -P6 ’是雙向的，可使用直接連接路徑LI ’ -L12 ’。借助雙向I/O設(shè)計(jì)，通過(guò)只在單層上的連接路徑，一個(gè)晶片在一側(cè)的相鄰I/O墊連接到另一個(gè)晶片的一側(cè)的相鄰I/O墊。舉例來(lái)說(shuō)，晶702_1-702_4中任意兩個(gè)晶片之間的連接路徑都沒(méi)有通過(guò)不同層的跨越連接路徑布線，這大幅簡(jiǎn)化了 RDL/基板布線。
[0052]在上述圖6及圖7所示的實(shí)施例中，因?yàn)殡娐纺K設(shè)計(jì)采用了雙向I/O設(shè)計(jì)，可用直接連接路徑來(lái)連接相同的晶片。另外，可通過(guò)適當(dāng)調(diào)整電路模塊設(shè)計(jì)采用的單向I/O墊，使用直接連接路徑來(lái)連接相同的晶片。
[0053]圖8顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第四組裝設(shè)計(jì)的示意圖。圖8的子示意圖(八)顯示單個(gè)晶片44，其在右側(cè)1?具有多個(gè)1/0墊？1少2，？3，？4。1/0墊？1-?4是單向的。1/0墊Pl與P2是輸出墊，用于發(fā)送在晶片A4的輸出緩沖(圖未示)中產(chǎn)生的輸出信號(hào)。I/O墊P3與P4是輸入墊，用于用晶片A4中的輸入緩沖(圖未示)接收要處理的輸入信號(hào)。在此實(shí)施例中，晶片A4的右側(cè)RS的I/O墊Pl-P4是旋轉(zhuǎn)對(duì)稱(rotat1nalIy symmetric)。
[0054]“旋轉(zhuǎn)對(duì)稱”是指未旋轉(zhuǎn)的晶片A4的I/O墊與旋轉(zhuǎn)特定角度(例如180度)的晶片A4的I/O墊剛好匹配。如圖8的子示意圖(A)所示，I/O墊Pl在旋轉(zhuǎn)180度后與I/O墊P4匹配，I/O墊P2在180度旋轉(zhuǎn)后與I/O墊P3匹配。當(dāng)單個(gè)晶片A4有第一朝向(例如O度旋轉(zhuǎn))，未旋轉(zhuǎn)晶片A4的同側(cè)的I/O墊都具有一特定的I/O墊屬性(從頂部I/O墊到底部I/O墊)。當(dāng)單個(gè)晶片A4具有第二朝向時(shí)(例如180度旋轉(zhuǎn))，旋轉(zhuǎn)的晶片A4的同側(cè)的I/0墊具有相同的特定I/0墊屬性(從從頂部I/O墊到底部I/O墊)。
[0055]圖8的子示意圖(B)顯示兩個(gè)相同的晶片802_1與802_2，其通過(guò)直接連接路徑LI’，L2 ’，L3 ’，L4 ’連接。舉例來(lái)說(shuō)，晶片802_1與802_2可以是主從對(duì)或是同伴對(duì)。圖8的子示意圖(A)中的單個(gè)晶片A4可根據(jù)上述的電路模塊設(shè)計(jì)來(lái)制造。而且，晶片802_1與802_2和單個(gè)晶片A4是相同的。晶片802_1與802_2在晶圓級(jí)封裝上是以并排的方式放置。另外，晶片802_1的第一側(cè)SI與晶片802_2的第一側(cè)SI相鄰，其中晶片802_1的第一側(cè)SI與晶片802_2的第一側(cè)SI的每個(gè)都是同樣晶片的同一側(cè)(也就是說(shuō)，單個(gè)晶片的右側(cè)RS)。并且，晶片802_2的朝向相對(duì)于晶片802_1的朝向有180度的旋轉(zhuǎn)。
[0056]因?yàn)榫珹4的右側(cè)RS的I/O墊P1-P4是旋轉(zhuǎn)對(duì)稱的，晶片802_1的I/O墊Pl通過(guò)直接連接路徑LI，連接到晶片802_2的I/O墊P4，晶片802_1的I/O墊P2通過(guò)直接連接路徑L2，連接到晶片802_2的I/O墊P3，晶片802_1的I/O墊P3通過(guò)直接連接路徑L3 ’連接到晶片802_2的I/O墊P2，晶片802_1的I/O墊P4通過(guò)直接連接路徑L4 ’連接到晶片802_2的I/O墊Pl。借助旋轉(zhuǎn)對(duì)稱的I/O設(shè)計(jì)，通過(guò)只在單層上的連接路徑，一個(gè)晶片在一側(cè)的相鄰I/O墊連接到另一個(gè)晶片的一側(cè)的相鄰I/o墊。舉例來(lái)說(shuō)，晶片802_1與802_2之間的連接路徑?jīng)]有通過(guò)不同層的跨越連接路徑布線，這能大幅簡(jiǎn)化RDL/基板布線。
[0057]圖8所示的組裝實(shí)施例，其只具有兩個(gè)相同的晶片，每個(gè)晶片都使用旋轉(zhuǎn)對(duì)稱的I/O設(shè)計(jì)?？墒牵@僅是為了展示本發(fā)明，并非本發(fā)明的限制。在晶圓級(jí)封裝內(nèi)使用旋轉(zhuǎn)對(duì)稱的I/O設(shè)計(jì)來(lái)組裝對(duì)于兩個(gè)相同晶片是可行的。而且，可通過(guò)組裝不同數(shù)量的同質(zhì)晶片來(lái)提供不同產(chǎn)品(例如具有不同線速的網(wǎng)絡(luò)交換產(chǎn)品)。另外，可實(shí)現(xiàn)只在單層上通過(guò)連接路徑來(lái)連接一晶片一側(cè)的相鄰I/O墊與另一個(gè)晶片的一側(cè)的相鄰I/O墊。舉例來(lái)說(shuō)，可避免通過(guò)不同層來(lái)布線跨越連接路徑。
[0058]圖9顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第五組裝設(shè)計(jì)的示意圖。圖9的子示意圖(八)顯示單個(gè)晶片45，其在右側(cè)1?具有多個(gè)1/0墊？1少2，？3少4，在底側(cè)85具有多個(gè)1/0墊?5，?6，？7，？8。1/0墊？1-?8是單向的。1/0墊？1，？2，？5，？6是輸出墊，用于輸出從晶片六5的輸出緩沖(圖未示)中產(chǎn)生的輸出信號(hào)。I /0墊P3，P4，P7，P8是輸入墊，用于用晶片A5的輸入緩沖(圖未示)接收要處理的輸入信號(hào)。
[0059]在此實(shí)施例中，晶片A5的右側(cè)RS的I/O墊P1-P4是旋轉(zhuǎn)對(duì)稱的，底側(cè)BS的I/O墊P5-P8是旋轉(zhuǎn)對(duì)稱的。如圖9的子示意圖(A)所示，I/O墊Pl在180度旋轉(zhuǎn)后匹配I/O墊P4，I/O墊P2在180度旋轉(zhuǎn)后匹配I/O墊P3，I/O墊P5在180度旋轉(zhuǎn)后匹配I/O墊P8，I/O墊P6在180度旋轉(zhuǎn)后匹配I/O墊P7。并且，右側(cè)RS的I/O墊P1-P4與底側(cè)BS的I/O墊P5-P8旋轉(zhuǎn)對(duì)稱。如圖9子示意圖(A)所示，I/O墊Pl在旋轉(zhuǎn)90度后匹配I/O墊P5，I/O墊P2在旋轉(zhuǎn)90度后匹配I/O墊P6，I/O墊P3在旋轉(zhuǎn)90度后匹配I/O墊P7，I/O墊P4在旋轉(zhuǎn)90度后匹配I/O墊P8。
[0060]圖9的子示意圖(B)顯示四個(gè)通過(guò)直接連接路徑Ll’-L16’連接的相同的晶片902_1，902_2，902_3與902_4。圖9的子示意圖(A)中的單個(gè)晶片A5可根據(jù)上述的電路模塊設(shè)計(jì)來(lái)制造。而且，晶片902_1-902_4的每個(gè)與單個(gè)晶片A5相同。晶片902_1-902_4在晶圓級(jí)封裝上以并排方式放置。舉例來(lái)說(shuō)，但并非本發(fā)明的限制，晶片902_1與902_2在晶圓級(jí)封裝的一個(gè)平面上沿X軸方向排列，晶片902_3與902_4在晶圓級(jí)封裝的該平面上沿X軸方向排列，晶片902_1與902_4在晶圓級(jí)封裝的一個(gè)平面上沿Y軸方向排列，晶片902_2與902_3在晶圓級(jí)封裝的一個(gè)平面上沿Y軸方向排列，如此，在晶圓級(jí)封裝內(nèi)對(duì)稱布置晶片902_1與902_2使得晶圓級(jí)封裝具有緊湊尺寸。
[0061 ]另外，晶片902_1的第一側(cè)SI相鄰于晶片902_2的第一側(cè)SI，晶片902_3的第一側(cè)SI相鄰于晶片902_4的第一側(cè)SI，晶片902j的第一側(cè)S2相鄰于晶片902_4的第一側(cè)S2，晶片902_2的第一側(cè)S2相鄰于晶片902_3的第一側(cè)S2，其中晶片902_1的第一側(cè)SI與晶片902_2的第一側(cè)SI是同樣晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A5的右側(cè)RS與底側(cè)BS)，晶片902_3的第一側(cè)SI與晶片902_4的第一側(cè)SI是同樣晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A5的右側(cè)RS與底側(cè)BS)，晶片902_2的第二側(cè)S2與晶片902_3的第二側(cè)SI是同樣晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A5的右側(cè)RS與底側(cè)BS)，晶片902_1的第二側(cè)SI與晶片902_4的第二側(cè)S2是同樣晶片的不同側(cè)(也就是說(shuō)，單個(gè)晶片A5的右側(cè)RS與底側(cè)BS)，而且，晶片902_2的朝向相對(duì)于晶片902_1有90度的順時(shí)針旋轉(zhuǎn)，晶片902_3的朝向相對(duì)于晶片902_2有90度的順時(shí)針旋轉(zhuǎn)，晶片902_4的朝向相對(duì)于晶片902_3有90度的順時(shí)針旋轉(zhuǎn)，晶片902_1的朝向相對(duì)于晶片902_4有90度的順時(shí)針旋轉(zhuǎn)。
[0062]因?yàn)榫珹5的右側(cè)RS的I/O墊P1-P4是旋轉(zhuǎn)對(duì)稱的，晶片A5的底側(cè)BS的I/O墊P5-P8是旋轉(zhuǎn)對(duì)稱的，在晶片A5右側(cè)RS的I/O墊P1-P4相對(duì)于晶片A5的底側(cè)的I/O墊P5-P8是旋轉(zhuǎn)對(duì)稱的，可以使用直接連接路徑Ll’-L16’。借助旋轉(zhuǎn)對(duì)稱的I/O設(shè)計(jì)，一個(gè)晶片一側(cè)的相鄰I/O墊通過(guò)僅在單層上的連接路徑連接到另一個(gè)晶片的一側(cè)的相鄰I/O墊。舉例來(lái)說(shuō)，在兩個(gè)晶片902_1-902_4中任意兩個(gè)之間的連接路徑不會(huì)有通過(guò)不同層的跨越連接路徑，這能大幅簡(jiǎn)化RDL/基板布線。
[0063]在上面圖8及圖9的實(shí)施例中，電路模塊設(shè)計(jì)采用了旋轉(zhuǎn)對(duì)稱的I/O設(shè)計(jì)，可將并列的同樣晶片調(diào)整為不同朝向，來(lái)使用直接連接路徑來(lái)連接每個(gè)具有電路模塊設(shè)計(jì)的相同的晶片?？墒?，這僅僅是展示本發(fā)明，并非本發(fā)明的限制。另外，可將電路模塊設(shè)計(jì)的I/O墊調(diào)整到相對(duì)側(cè)，來(lái)使用直接連接路徑來(lái)連接并列的同一朝向的晶片。
[0064]圖10顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第六組裝設(shè)計(jì)的示意圖。圖10的子示意圖(A)顯示單個(gè)晶片A6，其在右側(cè)RS具有多個(gè)I/O墊Pl，P2，P3，P4，在右側(cè)RS的左側(cè)LS具有多個(gè)1/0墊？5，？6少7，？8。1/0墊？1-?8是單向的。1/0墊？1少2少3，？8是輸出墊，用來(lái)輸出晶片厶6中輸出緩沖(圖未示)產(chǎn)生的輸出信號(hào)。I/0墊P4，P5，P6，P7是輸入墊，用來(lái)接收晶片A6的輸入緩沖(圖未示)接收的輸入信號(hào)。在本實(shí)施例中，I/O墊Pl與P5布置在晶片A6的兩側(cè)，以組成第一側(cè)對(duì)側(cè)發(fā)送/接收對(duì)(side-to-side transmit/receive(Tx/Rx)pair)，I/O墊P2與卩6布置在晶片A6的兩側(cè)，以組成第二側(cè)對(duì)側(cè)發(fā)送/接收對(duì)，I/O墊P3與P7布置在晶片A6的兩側(cè)，以組成第三側(cè)對(duì)側(cè)發(fā)送/接收對(duì)，I/O墊P8與P4布置在晶片A6的兩側(cè)，以組成第一側(cè)對(duì)側(cè)發(fā)送/接收對(duì)。
[0065]圖10子示意圖(B)顯示通過(guò)直接連接路徑Ll’-L8’連接的三個(gè)相同晶片1002j，1002_2，與1002_3。圖10所示的單個(gè)晶片A6可根據(jù)上述的電路模塊設(shè)計(jì)制造。而且，晶片1002_1-1002_3與單個(gè)晶片A6相同。晶片1002j-1002_3在晶圓級(jí)封裝上以并列方式排列。另外，晶片1002_2的第一側(cè)SI相鄰于晶片1002_1的第一側(cè)SI，晶片1002_2的第二側(cè)S2相鄰于晶片1002_3的第一側(cè)SI，其中晶片1002_1的第一側(cè)SI與晶片1002_2的第一側(cè)SI是相同晶片的不同側(cè)(也就是晶片A6的右側(cè)RS與左側(cè)LS)，晶片1002_2的第二側(cè)S2與晶片1002_3的第一側(cè)SI是相同晶片的不同側(cè)(也就是晶片A6的右側(cè)RS與左側(cè)LS)。
[0066]因?yàn)镮/O墊P1-P4在晶片A6的右側(cè)，I/O墊P5-P8在晶片A6的左側(cè)，以組成多個(gè)側(cè)對(duì)側(cè)發(fā)送/接收對(duì)，可使用直接連接路徑LI，-L4，來(lái)連接兩個(gè)相同晶片1002j與1002_2，可使用直接連接路徑L5 ’ -L8 ’來(lái)連接兩個(gè)相同晶片1002_2與1002_3。需要注意的是，未使用的I/O墊可接到地。借助側(cè)對(duì)側(cè)發(fā)送/接收I/O對(duì)設(shè)計(jì)，一個(gè)晶片的一側(cè)的相鄰I/O墊能通過(guò)連接路徑在單層上連接到另一個(gè)晶片的一側(cè)的相鄰I/O墊。舉例來(lái)說(shuō)，晶片1002_1-1002_3中任意兩個(gè)之間的連接路徑?jīng)]有通過(guò)不同層的跨越連接路徑，這能夠大幅簡(jiǎn)化RDL/基板布線。
[0067]如果相同晶片同側(cè)的I/O墊分多排布置，本發(fā)明更提出一種兩個(gè)相同晶片之間適當(dāng)配置連接路徑以使得連接路徑之間的差別較小的方法。圖11顯示本發(fā)明的實(shí)施例的同質(zhì)晶片第七組裝設(shè)計(jì)的示意圖。晶圓級(jí)封裝具有兩個(gè)以并排的方式排布的相同的晶片1102_1與1102_2，其中晶片1102_1的第一側(cè)SI相鄰于晶片1102_2的第一側(cè)SI，且晶片1102_1的第一側(cè)SI與晶片1102_2的第一側(cè)SI都是相同晶片的同側(cè)。如圖11所示，晶片1102_1是相同晶片的未旋轉(zhuǎn)版，晶片1102_2是相同晶片的旋轉(zhuǎn)版。在此實(shí)施例中，每個(gè)相同晶片采用了 Tx/Rx多排I/O設(shè)計(jì)。而且，晶片1102_1的第一側(cè)SI的I/O墊以多排布置，其包含至少一內(nèi)排1104_1及外排1106_1，其中外排1106_1比內(nèi)排1104_1更靠近晶片1102_1的邊緣。另外，晶片1102_2的第一側(cè)SI的I/O墊以多排布置，其包含至少一內(nèi)排1104_2及外排1106_2，其中外排1106_2比內(nèi)排1104_2更靠近晶片1102_2的邊緣。舉例來(lái)說(shuō)，同樣內(nèi)排1104_1/1104_2的I/O墊都是輸入墊，而同樣外排1106_1/1106_2的I/O墊都是輸出墊。
[0068]另外舉例來(lái)說(shuō)，同樣內(nèi)排1104_1/1104_2的I/O墊都是輸出墊，而同樣外排1106_1/1106_2的1/0墊都是輸入墊。如圖11所示，第一連接路徑1^11丄12丄13丄14用來(lái)分別將內(nèi)排1104_1的1/0墊連接到外排1106_2的1/0墊;第二連接路徑1^21丄22丄23丄24用來(lái)分別將外排1106_1的I/O墊連接到內(nèi)排1104_2的I/O墊。在此實(shí)施例中，所有第一連接路徑L11-L14與第二連接路徑L21-L24都配置具有相同的線長(zhǎng)。需要注意的是，發(fā)送/接收多排I/O設(shè)計(jì)并不限于在同個(gè)晶圓級(jí)封裝內(nèi)組裝相同的晶片來(lái)產(chǎn)生目標(biāo)芯片。例如，在其他設(shè)計(jì)中，晶片1102_1與1102_2可以為不同的晶片。
[0069]圖12顯示本發(fā)明的實(shí)施例的同質(zhì)晶片的第八組裝設(shè)計(jì)的示意圖。晶圓級(jí)封裝具有兩個(gè)并排布置的相同的晶片1202_1與1202_2，其中晶片1202_1的第一側(cè)SI相鄰于晶片1202_2的第一側(cè)SI，且晶片1202_1的第一側(cè)SI及晶片1202_2的第一側(cè)SI的每個(gè)都是在同樣晶片的同側(cè)。如圖11所示，晶片1202_1是相同晶片的未旋轉(zhuǎn)版，晶片1202_2是相同晶片的旋轉(zhuǎn)版。在此實(shí)施例中，每個(gè)相同晶片采用了 Tx/Rx多排I/O設(shè)計(jì)。而且，晶片1202_1的第一側(cè)SI的I/O墊以多排布置，其包含至少一內(nèi)排1204j及外排1206j，其中外排1206j比內(nèi)排1204_1更靠近晶片1202_1的邊緣。另外，晶片1202_2的第一側(cè)SI的I/O墊以多排布置，其包含至少一內(nèi)排1204_2及外排1206_2，其中外排1206_2比內(nèi)排1204_2更靠近晶片1202_2的邊緣。同樣內(nèi)排1204_1/1204_2的I/O墊包含輸入墊與輸出墊，而同樣外排1106_1/1106_2的I/O墊包含輸入墊與輸出墊。
[0070]舉例來(lái)說(shuō)，同排最高兩個(gè)的I/O墊都是輸入墊，而同排最低兩個(gè)的I/O墊都是輸出墊。另外舉例來(lái)說(shuō)，同排最高兩個(gè)的I/O墊都是輸出墊，而同排最低兩個(gè)的I/O墊都是輸入墊。如圖12所示，第一連接路徑1^11丄12丄13丄14用來(lái)分別將內(nèi)排1204_1的1/0墊連接到外排1206_2的1/0墊;第二連接路徑1^21丄22丄23丄24用來(lái)分別將外排1206_1的1/0墊連接到內(nèi)排1204_2的I/O墊。在此實(shí)施例中，所有第一連接路徑L11-L14與第二連接路徑L21-L24都配置具有相同的線長(zhǎng)。需要注意的是，發(fā)送/接收多排I/O設(shè)計(jì)并不限于在同個(gè)晶圓級(jí)封裝內(nèi)組裝相同的晶片來(lái)產(chǎn)生目標(biāo)芯片。例如，在其他設(shè)計(jì)中，晶片1202_1與1202_2可以為不同的晶片。
[0071]在上述實(shí)施例中，晶圓級(jí)封裝內(nèi)組裝的多個(gè)晶片只有同質(zhì)晶片(相同晶片)?？墒牵@僅是展示本發(fā)明，并非本發(fā)明的限制?？蛇x的，晶圓級(jí)封裝內(nèi)組裝的多個(gè)晶片可包含異質(zhì)晶片(即不同晶片)。也就是說(shuō)，使用上述提出的I/O墊設(shè)計(jì)/安排(例如雙向I/O設(shè)計(jì)，旋轉(zhuǎn)對(duì)稱I/O設(shè)計(jì)，或側(cè)對(duì)側(cè)Tx/Rx I/O對(duì)設(shè)計(jì))，通過(guò)僅在單層上的連接路徑來(lái)連接一個(gè)晶片的一側(cè)的相鄰I/O墊與另一個(gè)晶片的一側(cè)的相鄰I/O墊的任何晶圓級(jí)封裝都落入本發(fā)明的范圍內(nèi)。
[0072]舉例來(lái)說(shuō)，使用上述提出的I/O墊設(shè)計(jì)/安排(例如雙向I/O設(shè)計(jì)，旋轉(zhuǎn)對(duì)稱I/O設(shè)計(jì)，或側(cè)對(duì)側(cè)Tx/Rx I/O對(duì)設(shè)計(jì))，來(lái)避免在并列晶片之間使用跨越連接路徑的任何晶圓級(jí)封裝都落入本發(fā)明的范圍內(nèi)。
[0073]采用圖1中所示的產(chǎn)量改善方法來(lái)通過(guò)在同一晶圓級(jí)封裝內(nèi)組裝多個(gè)相同晶片以產(chǎn)生目標(biāo)芯片?？墒?，這僅是展示本發(fā)明，并非本發(fā)明的限制?？蛇x地，通過(guò)在同一晶圓級(jí)封裝內(nèi)組裝多個(gè)晶片來(lái)產(chǎn)生目標(biāo)芯片，其中多個(gè)晶片可具有相同晶片與至少一不同晶片。圖13顯示根據(jù)本發(fā)明的實(shí)施例的第二產(chǎn)量改善方法的流程圖。假使結(jié)果大致相同，并不需要完全如圖13的順序執(zhí)行各個(gè)步驟。另外，圖13流程圖中可以加入一些步驟或者刪除某些步驟。示例的產(chǎn)量改善方法可以簡(jiǎn)單歸納如下。
[0074]步驟1302:提供多個(gè)第一候選晶片，每個(gè)晶片具有相同的第一電路模塊設(shè)計(jì)。
[0075]步驟1304:提供多個(gè)第二候選晶片，每個(gè)晶片具有相同的第二電路模塊設(shè)計(jì)，其中第二電路模塊設(shè)計(jì)與第一電路模塊設(shè)計(jì)不同。舉例來(lái)說(shuō)，目標(biāo)芯片的芯片功能被分割為多個(gè)第一電路設(shè)計(jì)與至少一個(gè)第二電路設(shè)計(jì)，其中每個(gè)第一電路設(shè)計(jì)具有相同的第一電路模塊設(shè)計(jì)，每個(gè)第二電路設(shè)計(jì)具有相同的第二電路模塊設(shè)計(jì)。
[0076]步驟1306:從多個(gè)第一候選晶片中選擇多個(gè)第一好的晶片。
[0077]步驟1308:從多個(gè)第二候選晶片中選擇至少一個(gè)第二好的晶片。
[0078]步驟1310:通過(guò)在同個(gè)晶圓級(jí)封裝中組裝選擇的多個(gè)第一好的晶片與選擇的至少一個(gè)第二好的晶片，來(lái)產(chǎn)生目標(biāo)芯片。
[0079]舉例來(lái)說(shuō)，但并非限制本發(fā)明，所有步驟1302-1310可在同一個(gè)半導(dǎo)體設(shè)計(jì)工廠執(zhí)行。因?yàn)榫A上制造大尺寸晶片的制造會(huì)遭受低產(chǎn)量與高成本的影響，本發(fā)明因此提出要確定一種電路模塊設(shè)計(jì)，使得一個(gè)目標(biāo)芯片的芯片功能能被分割成多個(gè)電路設(shè)計(jì)，多個(gè)電路設(shè)計(jì)包含每個(gè)具有同樣第一電路模塊設(shè)計(jì)的第一電路設(shè)計(jì)以及至少一個(gè)具有同樣第二電路模塊設(shè)計(jì)的第二電路設(shè)計(jì)。
[0080]請(qǐng)一并參考圖2與圖14。圖14顯示將目標(biāo)芯片的芯片功能分割為兩個(gè)相同的電路設(shè)計(jì)與一個(gè)不同的電路設(shè)計(jì)。如圖14所示，圖2的目標(biāo)芯片200的芯片功能被分割為三個(gè)電路設(shè)計(jì)1402，1404_1及1404_2，其中每個(gè)電路設(shè)計(jì)1404_1與1404_2具有第一電路模塊設(shè)計(jì)，而電路設(shè)計(jì)1402具有第二電路模塊設(shè)計(jì)，其與第一電路模塊設(shè)計(jì)不同。在此實(shí)施例中，第一電路模塊設(shè)計(jì)用于兩個(gè)具有相同功能F2的兩個(gè)功能模塊。且因分割余量(partit1noverhead)更設(shè)計(jì)具有額外的輸入/輸出(I/O)功能1403，在晶圓級(jí)封裝內(nèi)重建具有期望芯片功能的芯片需要該余量，第二電路模塊設(shè)計(jì)用來(lái)具有功能Fl的功能塊，且因分割余量(partit1n overhead)更設(shè)計(jì)具有額外的輸入/輸出(I/O)功能1405，在晶圓級(jí)封裝內(nèi)重建具有期望芯片功能的芯片需要該余量。需要注意的是，如果電路設(shè)計(jì)1404_2旋轉(zhuǎn)180度，電路設(shè)計(jì)1404_2完全匹配電路設(shè)計(jì)1404_1，因?yàn)殡娐吩O(shè)計(jì)1404_1與1404_2具有相同的第一電路模塊設(shè)計(jì)。
[0081]根據(jù)通過(guò)分割目標(biāo)芯片的芯片功能來(lái)配置的電路模塊設(shè)計(jì)，相同的小尺寸晶片，每個(gè)具有第一電路模塊設(shè)計(jì)可在一個(gè)晶圓上制造(步驟1302)，相同的小尺寸晶片，每個(gè)小尺寸晶片具有第二電路模塊設(shè)計(jì)，可在另一晶圓上制造(步驟1304)。與每個(gè)具有芯片200的芯片功能的大尺寸晶片的晶片產(chǎn)量相比，每個(gè)具有第一電路模塊設(shè)計(jì)的小尺寸晶片的晶片產(chǎn)量，以及每個(gè)具有第二電路模塊設(shè)計(jì)的小尺寸晶片都比較高，因?yàn)闇p少了產(chǎn)量損失。
[0082]因?yàn)槠谕男酒δ鼙环指顬槎鄠€(gè)電路設(shè)計(jì)，多個(gè)晶片可合并來(lái)重建具有期望芯片功能的目標(biāo)芯片。步驟1306，從晶圓上制造的第一候選晶片中選擇多個(gè)第一好的晶片，其中選擇的多個(gè)第一好的晶片的數(shù)量取決于需要重建期望芯片功能的第一電路模塊設(shè)計(jì)的數(shù)量。步驟1308中，從晶圓上制造的多個(gè)第二候選晶片中選擇至少一個(gè)好的晶片，選擇的第二好的晶片的數(shù)量取決于需要重建期望芯片功能的第二電路模塊設(shè)計(jì)的數(shù)量。步驟1310中，選擇的多個(gè)第一好的晶片與選擇的至少一個(gè)第二好的晶片被組裝在一晶圓級(jí)封裝內(nèi)，以產(chǎn)生具有期望芯片功能的目標(biāo)芯片。舉例來(lái)說(shuō)，晶圓級(jí)封裝可為一集成扇出(integratedfan-out，InFO)封裝或是基板上晶圓上芯片(chip on wafer on substrate，CoWoS)封裝。關(guān)于在晶圓級(jí)封裝內(nèi)組裝異質(zhì)晶片，下文提供幾個(gè)組裝設(shè)計(jì)的實(shí)施例。
[0083]圖15顯示本發(fā)明的實(shí)施例的異質(zhì)晶片的第一組裝設(shè)計(jì)的示意圖。在本實(shí)施例中，晶圓級(jí)封裝具有三個(gè)并排的晶片1502，1504_1與1504_2，其中晶片1504_1與晶片1504_2相同，而晶片1502與晶片1504_1及晶片1504_2不同。舉例來(lái)說(shuō)，晶片1504_1可根據(jù)圖14所示的第二電路模塊設(shè)計(jì)制造，晶片1504_1與晶片1504_2中每個(gè)可根據(jù)圖14所示的第一電路模塊設(shè)計(jì)制造。有連接路徑(例如直接連接路徑)，用來(lái)連接晶片1502的第一側(cè)SI的I/O墊與晶片1504_1的第一側(cè)SI的I/0墊。另外，有連接路徑(例如直接連接路徑)，用來(lái)連接晶片1502的第二側(cè)S2的I/O墊與晶片1504_2的第一側(cè)SI的I/O墊。在此實(shí)施例中，晶片1504_1的第一側(cè)SI與晶片1504_2的第一側(cè)SI是相同晶片的同側(cè)。而且，晶片1502的第一側(cè)SI的I/O墊設(shè)計(jì)是與晶片1502的第二側(cè)SI的I/O墊設(shè)計(jì)旋轉(zhuǎn)對(duì)稱。
[0084]圖15中的組裝實(shí)施例只有兩個(gè)相同晶片連接到一個(gè)不同晶片。可是，這只是展示本發(fā)明，并非本發(fā)明的限制。舉例來(lái)說(shuō)，通過(guò)異質(zhì)晶片的不同組合可提供不同的產(chǎn)品(例如具有不同線速的網(wǎng)絡(luò)交換產(chǎn)品)。而且，在晶圓級(jí)封裝內(nèi)組裝超過(guò)兩個(gè)相同晶片與至少一個(gè)不同晶片是可行的。
[0085]圖16顯示本發(fā)明的實(shí)施例的異質(zhì)晶片第二組裝設(shè)計(jì)示意圖。在本實(shí)施例中，晶圓級(jí)封裝具有五個(gè)并排的晶片1602，1604_1，1604_2，1604_3，1604_4。其中晶片1604_1-1604_4相同，而晶片1602與晶片1604_1 -1604_4不同。舉例來(lái)說(shuō)，晶片1604_1可根據(jù)圖14所示的第二電路模塊設(shè)計(jì)制造，晶片1604_1-1604_4中每個(gè)可根據(jù)圖14所示的第一電路模塊設(shè)計(jì)制造。因?yàn)槭褂酶嘞嗤?，組裝晶片1604j-1604_4產(chǎn)生的目標(biāo)芯片能支持更多處理能力。換句話說(shuō)，可以通過(guò)組裝不同數(shù)量的異質(zhì)晶片(包含多個(gè)相同晶片與至少一不同晶片)來(lái)提供不同產(chǎn)品(例如不同線速的網(wǎng)絡(luò)交換產(chǎn)品)。
[0086]如上所述，目標(biāo)芯片的芯片功能可被分割為多個(gè)電路設(shè)計(jì)。舉例來(lái)說(shuō)，每個(gè)電路設(shè)計(jì)可以是相同的電路模塊設(shè)計(jì)。另外舉例來(lái)說(shuō)，電路設(shè)計(jì)可以包含多個(gè)具有第一電路模塊設(shè)計(jì)的第一電路設(shè)計(jì)以及包含第二電路模塊設(shè)計(jì)的至少一第二電路設(shè)計(jì)。有可能目標(biāo)芯片內(nèi)的一些邏輯并不是平均地分割到多個(gè)相同晶片內(nèi)。在組裝多個(gè)相同晶片產(chǎn)生目標(biāo)芯片之后，組裝的相同晶片之一可具有一邏輯電路，該邏輯電路能被使能來(lái)實(shí)現(xiàn)目標(biāo)芯片的芯片功能，而剩余的組裝的相同晶片可具有邏輯電路的復(fù)制備份，以作為冗余電路。
[0087]圖17顯示根據(jù)本發(fā)明實(shí)施例的使用單個(gè)晶片來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)交換的示意圖。圖18顯示根據(jù)本發(fā)明實(shí)施例的使用兩個(gè)相同晶片實(shí)現(xiàn)網(wǎng)絡(luò)交換的示意圖。如圖17所示，網(wǎng)絡(luò)交換包含并非平均分配的邏輯電路1702,1704，1706及1708。如圖18所示，相同的晶片的電路模塊設(shè)計(jì)包含邏輯電路1702-1708。當(dāng)兩個(gè)相同的晶片Die_0與Die_l組裝在晶圓級(jí)封裝內(nèi)，它們每個(gè)都具有相同的電路模塊設(shè)計(jì)，一個(gè)晶片內(nèi)邏輯電路1702-1708的復(fù)制是冗余部分，其在網(wǎng)絡(luò)交換的正常操作下不會(huì)被使能。也就是說(shuō)，如果目標(biāo)芯片的芯片功能不是被平均分割進(jìn)兩個(gè)相同晶片內(nèi)，在多個(gè)相同晶片組裝進(jìn)同個(gè)晶圓級(jí)封裝來(lái)產(chǎn)生目標(biāo)芯片后，一個(gè)或多個(gè)相同晶片內(nèi)至少一功能塊會(huì)被作為冗余塊。可是，如果目標(biāo)芯片的芯片功能被平均分割進(jìn)兩個(gè)相同晶片，在兩個(gè)相同晶片被組裝進(jìn)同個(gè)晶圓級(jí)封裝以產(chǎn)生目標(biāo)芯片后，每個(gè)相同晶片內(nèi)的功能塊都不會(huì)被作為冗余塊。
[0088]另外，圖17及圖 18中所示的 “plane O”-“plane 3”，“TM”，“PCIe”，“PCI”，“CTRLPlane”，“SerDes”等都表示各種不同的電路設(shè)計(jì)模塊，本領(lǐng)域內(nèi)技術(shù)人員對(duì)這些不同的電路設(shè)計(jì)模塊應(yīng)該非常了解，此處不再贅述。
[0089]當(dāng)使用多個(gè)晶片在晶圓級(jí)封裝內(nèi)組裝實(shí)現(xiàn)網(wǎng)絡(luò)交換芯片時(shí)，大量的晶片間信號(hào)會(huì)成為一個(gè)問(wèn)題。圖19顯示本發(fā)明實(shí)施例的網(wǎng)絡(luò)交換的示意圖。網(wǎng)絡(luò)交換1900包含封包交換電路1902，用來(lái)從N個(gè)以太網(wǎng)入口之一接收封包，并發(fā)送該接收的封包給N個(gè)以太網(wǎng)出口之一。結(jié)果是，封包交換電路1902需要復(fù)雜的交換構(gòu)造。如果封包交換電路1902的封包交換功能被分割為多個(gè)晶片，那么晶圓級(jí)封裝內(nèi)任意兩個(gè)晶片間都需要大量的連接路徑。
[0090]為了簡(jiǎn)化封包交換電路的交換構(gòu)造，網(wǎng)絡(luò)交換采用時(shí)分多用(time-divis1nmultiplexing，TDM)技術(shù)來(lái)在通用信號(hào)路徑上(common signal path)發(fā)送與接收獨(dú)立信號(hào)。圖20顯示本發(fā)明實(shí)施例的另一網(wǎng)絡(luò)交換的示意圖。為了清楚及簡(jiǎn)單的目的，假設(shè)N個(gè)以太網(wǎng)入口分成兩組，而且N個(gè)以太網(wǎng)出口也分成兩組。網(wǎng)絡(luò)交換2000包含兩個(gè)封包交換電路2002_1與2002_2，兩個(gè)入口封包多路器(圖中以“MUX”表示)2004_1與2004_2，以及兩個(gè)出口封包多路器2006_1與2006_2。入口封包多路器2004_1用于從以太網(wǎng)入口 O到以太網(wǎng)入口 K中的一個(gè)接收封包，并把接收的封包發(fā)送給封包交換電路2002j與2002_2中的一個(gè)。舉例來(lái)說(shuō)，如果封包發(fā)送決定(packet forwarding decis1n)表示接收的封包需要被發(fā)送到以太網(wǎng)出口 O到以太網(wǎng)出口 K中的一個(gè)，入口封包多路器2004_1輸出接收的封包給封包交換電路2002_1。接著，封包交換電路2002_1通過(guò)出口封包多路器2006j發(fā)送接收封包給以太網(wǎng)出口 O到以太網(wǎng)出口 K中的一個(gè)。另外舉例來(lái)說(shuō)，如果封包發(fā)送決定表示接收的封包要被發(fā)送到以太網(wǎng)出口(K+1)到以太網(wǎng)出口(N-1)中的一個(gè)，入口封包多路器2004_1輸出接收的封包給封包交換電路2002_2。接著，封包交換電路2002_2通過(guò)出口封包多路器2006_2發(fā)送接收的封包給以太網(wǎng)出口(K+1)到以太網(wǎng)出口(N-1)中的一個(gè)。因?yàn)槿肟诜獍嗦菲?004_2的操作與入口封包多路器2004_1的操作類似，此處不再贅述。
[0091 ] 入口封包多路器2004_1，2004_2與出口封包多路器2006_1，2006_2用來(lái)支持TDM特征，該特征能在一個(gè)通用信號(hào)路徑上發(fā)送與接收獨(dú)立信號(hào)。如圖20所示，入口封包多路器2004_1從以太網(wǎng)入口 O到以太網(wǎng)入口 K中的一個(gè)接收入口封包，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2002_1與2002_2中的任一個(gè)通訊；入口封包多路器2004_2從以太網(wǎng)入口(K+1)到以太網(wǎng)入口(N-1)接受入口封包，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2002_1與2002_2中任意一個(gè)通訊。而且，出口封包多路器2006_1發(fā)送出口封包給以太網(wǎng)出口O到以太網(wǎng)出口K，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2002_1通訊；出口封包多路器2006_2發(fā)送出口封包給以太網(wǎng)入口(K+1)到以太網(wǎng)入口(N-1)，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2002_2通訊。
[0092]網(wǎng)絡(luò)交換2000的芯片功能可如圖20的虛線所示被分割為兩個(gè)晶片。第一晶片Die_O與第二晶片Die_l可以并排方式放置，其中第一晶片Die_0的第一側(cè)SI相鄰于第二晶片Die_l的第一側(cè)SI。因?yàn)門DM技術(shù)實(shí)施在第一晶片Die_0與第二晶片Die_l每個(gè)之中，晶片間的信號(hào)可以大幅減少。在此實(shí)施例中，第一晶片Die_0的第一側(cè)SI的1/0具有一個(gè)輸出墊2008_1，用來(lái)發(fā)送入口封包多路器2004_1的輸出，還具有個(gè)輸入墊2009_1，用來(lái)接受入口封包多路器2004_2的輸出，并發(fā)送入口封包多路器2004_2的輸出給封包交換電路2002j。另夕卜，第二晶片Die_l的第一側(cè)SI的I/O具有一個(gè)輸出墊2008_2，用來(lái)發(fā)送入口封包多路器2004_2的輸出，還具有個(gè)輸入墊2009_2，用來(lái)接受入口封包多路器2004_1的輸出，并發(fā)送入口封包多路器2004j的輸出給封包交換電路2002_2。如圖20所示，在晶片Die_0與Diej之間需要兩個(gè)連接路徑2010_1與2010_2來(lái)進(jìn)行封包交換。
[0093]在圖20所示的實(shí)施例中，網(wǎng)絡(luò)交換2000的芯片功能被分割進(jìn)兩個(gè)晶片。可是，這只是展示本發(fā)明，并非本發(fā)明的限制。在另一個(gè)設(shè)計(jì)中，將網(wǎng)絡(luò)交換2000的芯片功能分割成多于兩個(gè)晶片是可行的。舉例來(lái)說(shuō)，N個(gè)以太入口可被分割為M組，Nf以太出口可被分割為M組，其中M是個(gè)大于2的整數(shù)。另外，使用到M個(gè)入口封包多路器，M個(gè)封包交換電路，以及M個(gè)出口封包多路器。而且，網(wǎng)絡(luò)交換2000的芯片功能可被分割為M個(gè)晶片，每個(gè)都具有一個(gè)入口封包多路器，一個(gè)封包交換電路以及一個(gè)出口封包多路器。需要注意的是，因?yàn)镸個(gè)入口封包多路器在M個(gè)交換電路前，能夠?qū)崿F(xiàn)減少晶片間信號(hào)的數(shù)量。
[0094]圖21顯示根據(jù)本發(fā)明實(shí)施例的又一網(wǎng)絡(luò)交換的示意圖。為了清楚及簡(jiǎn)單的目的，假設(shè)N個(gè)以太網(wǎng)入口分成兩組，而且N個(gè)以太網(wǎng)出口也分成兩組。網(wǎng)絡(luò)交換2100包含兩個(gè)封包交換電路2102_1與2102_2，兩個(gè)入口封包多路器(圖中以“MUX”表示)2104_1與2104_2，以及兩個(gè)出口封包多路器2106_1與2106_2。入口封包多路器2104j用于從以太網(wǎng)入口O到以太網(wǎng)入口 K中的一個(gè)接收封包，并把接收的封包發(fā)送給封包交換電路2102 j與2102_2中的一個(gè)。如果封包發(fā)送決定表示接收的封包需要被發(fā)送到以太網(wǎng)出口 O到以太網(wǎng)K中的一個(gè)，封包交換電路2102_1發(fā)送接收封包給出口封包多路器2106_1，且接收的封包通過(guò)出口封包多路器2106_1發(fā)送個(gè)目標(biāo)以太網(wǎng)出口。如果封包發(fā)送決定表示接收的封包要被發(fā)送到以太網(wǎng)出口(K+1)到以太網(wǎng)出口(N-1)中的一個(gè)，封包交換電路2102_1輸出接收封包給出口封包多路器2106_2，接收的封包通過(guò)出口封包多路器2106_2發(fā)送給目標(biāo)以太網(wǎng)出口。因?yàn)榉獍粨Q電路2102_2的操作與封包交換電路2102_1類似，此處不再贅述。
[0095]入口封包多路器2104_1，2104_2與出口封包多路器2106_1，2106_2用來(lái)支持TDM特征，該特征能在一個(gè)通用信號(hào)路徑上發(fā)送與接收獨(dú)立信號(hào)。如圖21所示，入口封包多路器2104_1從以太網(wǎng)入口 O到以太網(wǎng)入口 K中的一個(gè)接收入口封包，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2102_1通訊;入口封包多路器2104_1從以太網(wǎng)入口(K+1)到以太網(wǎng)入口(N-1)接受入口封包，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2102_2通訊。而且，出口封包多路器2106_1發(fā)送入口封包給以太網(wǎng)出口 O到以太網(wǎng)出口 K，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2002_1與2102_2中的任意一個(gè)通訊；出口封包多路器2106_2發(fā)送出口封包給以太網(wǎng)入口(K+1)到以太網(wǎng)入口(N-1)，并通過(guò)單個(gè)信號(hào)路徑與封包交換電路2102_1及2102_2中任意一個(gè)通訊。
[0096]網(wǎng)絡(luò)交換2100的芯片功能可如圖20的虛線所示被分割為兩個(gè)晶片。第一晶片Die_O與第二晶片Die_l可以并排方式放置，其中第一晶片Die_0的第一側(cè)SI相鄰于第二晶片Die_l的第一側(cè)SI。因?yàn)門DM技術(shù)實(shí)施在第一晶片Die_0與第二晶片Die_l每個(gè)之中，晶片間的信號(hào)可以大幅減少。在此實(shí)施例中，第一晶片Die_0的第一側(cè)SI的I/O具有一個(gè)輸出墊2108_1，用來(lái)發(fā)送封包交換電路2102_1的輸出，還具有個(gè)輸入墊2109_1，用來(lái)接受封包交換電路2102_2的輸出，并發(fā)送封包交換電路2102_2的輸出給出口封包多路器2106_1。另外，第二晶片Die_l的第一側(cè)SI的I/O具有一個(gè)輸出墊2108_2，用來(lái)發(fā)送封包交換電路2102_2的輸出，還具有個(gè)輸入墊2109_2，用來(lái)接收封包交換電路2102 j的輸出，并發(fā)送封包交換電路2102_1的輸出給出口封包多路器2106_2。如圖21所示，兩個(gè)晶片Di e_0與D i e j之間封包交換需要兩個(gè)連接路徑2110_1與2110_2。
[0097]在圖21所示的實(shí)施例中，網(wǎng)絡(luò)交換2100的芯片功能被分割進(jìn)兩個(gè)晶片。可是，這只是展示本發(fā)明，并非本發(fā)明的限制。在另一個(gè)設(shè)計(jì)中，將網(wǎng)絡(luò)交換2100的芯片功能分割成多于兩個(gè)晶片是可行的。舉例來(lái)說(shuō)，N個(gè)以太入口可被分割為M組，Nf以太出口可被分割為M組，其中M是個(gè)大于2的整數(shù)。另外，使用到M個(gè)入口封包多路器，M個(gè)封包交換電路，以及M個(gè)出口封包多路器。而且，網(wǎng)絡(luò)交換2100的芯片功能可被分割為M個(gè)晶片，每個(gè)都具有一個(gè)入口封包多路器，一個(gè)封包交換電路以及一個(gè)出口封包多路器。需要注意的是，因?yàn)镸個(gè)出口封包多路器在M個(gè)交換電路后，能夠?qū)崿F(xiàn)減少晶片間信號(hào)的數(shù)量。
[0098]本領(lǐng)域的技術(shù)人員將注意到，在獲得本發(fā)明的指導(dǎo)之后，可對(duì)所述裝置和方法進(jìn)行大量的修改和變換。相應(yīng)地，上述公開(kāi)內(nèi)容應(yīng)該理解為，僅通過(guò)所附加的權(quán)利要求的界限來(lái)限定。
【主權(quán)項(xiàng)】
1.一種晶圓級(jí)封裝，包含: 多個(gè)晶片，包含至少一第一晶片與一第二晶片，其中所述多個(gè)晶片并列放置， 所述第一晶片的第一側(cè)相鄰于所述第二晶片的第一側(cè)；以及 多個(gè)連接路徑，將所述第一晶片的第一側(cè)的輸入/輸出墊連接到所述第二晶片的第一側(cè)的輸入/輸出墊，其中所述第一晶片的第一側(cè)的相鄰輸入/輸出墊通過(guò)僅在單個(gè)層上的連接路徑連接到所述第二晶片的第一側(cè)的相鄰輸入輸出墊。2.如權(quán)利要求1所述的晶圓級(jí)封裝，其特征在于，所述第一晶片與所述第二晶片相同。3.如權(quán)利要2所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)的輸入/輸出墊與所述第二晶片的第一側(cè)的輸入/輸出墊是雙向的。4.如權(quán)利要求3所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的同側(cè)。5.如權(quán)利要求3所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的不同側(cè)。6.如權(quán)利要求2所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)的輸入/輸出墊是旋轉(zhuǎn)對(duì)稱的，以及所述第二晶片的第一側(cè)的輸入/輸出墊是旋轉(zhuǎn)對(duì)稱的。7.如權(quán)利要6所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的同側(cè)。8.如權(quán)利要6所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的不同側(cè);且所述第一晶片的第一側(cè)的輸入輸出墊與所述第二晶片的第一側(cè)的輸入輸出墊是旋轉(zhuǎn)對(duì)稱的。9.如權(quán)利要求2所述的晶圓級(jí)封裝，其特征在于，所述第一晶片更包含在所述第一晶片的第一側(cè)對(duì)面的第二側(cè)的輸入輸出墊，所述第一晶片的第一側(cè)的輸入/輸出墊與所述第一晶片的第二側(cè)的輸入/輸出墊組成多個(gè)側(cè)對(duì)側(cè)發(fā)送/接收對(duì)，所述第二晶片更包含在所述第二晶片的第一側(cè)對(duì)面的第二側(cè)的輸入輸出墊，所述第二晶片的第一側(cè)的輸入/輸出墊與所述第二晶片的第二側(cè)的輸入/輸出墊組成多個(gè)側(cè)對(duì)側(cè)發(fā)送/接收對(duì)。10.如權(quán)利要求9所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的不同側(cè)，且所述第一晶片的第二側(cè)與所述第二晶片的第二側(cè)是相同晶片的不同側(cè)。11.如權(quán)利要求1所述的晶圓級(jí)封裝，其特征在于，所述第一晶片的第一側(cè)的輸入/輸出墊以至少包含內(nèi)排與外排來(lái)多排布置，所述第二晶片的第一側(cè)的輸入/輸出墊以至少包含內(nèi)排與外排來(lái)多排布置，所述多個(gè)連接路徑包含: 多個(gè)第一連接路徑，連接所述第一晶片第一側(cè)的所述內(nèi)排的輸入/輸出墊至所述第二晶片的第一側(cè)的所述外排的輸入/輸出墊；以及 多個(gè)第二連接路徑，連接所述第一晶片第一側(cè)的所述外排的輸入/輸出墊至所述第二晶片的第一側(cè)的所述內(nèi)排的輸入/輸出墊。12.如權(quán)利要求1所述的晶圓級(jí)封裝，其特征在于，所述多個(gè)晶片在所述晶圓級(jí)封裝內(nèi)組裝，以執(zhí)行網(wǎng)絡(luò)交換功能。13.如權(quán)利要求1所述的晶圓級(jí)封裝，其特征在于，所述晶圓級(jí)封裝是集成扇出封裝或基板上晶圓上芯片封裝。14.一種晶圓級(jí)封裝，包含: 多個(gè)晶片，包含至少一第一晶片，一第二晶片，及一第三晶片，其中所述多個(gè)晶片以并排方式放置，所述第一晶片與所述第二晶片相同，所述第三晶片不同于所述第一晶片與所述第二晶片；以及 多個(gè)連接路徑，將所述第一晶片的第一側(cè)的輸入/輸出墊連接到所述第三晶片的第一側(cè)的輸入/輸出墊，并將所述第二晶片的第一側(cè)的輸入/輸出墊連接到所述第三晶片的第二側(cè)的輸入/輸出墊，其中所述第一晶片的第一側(cè)與所述第二晶片的第一側(cè)是相同晶片的同側(cè)。15.如權(quán)利要求14所述的晶圓級(jí)封裝，其特征在于，所述第三晶片的第一側(cè)與所述第三晶片的第二側(cè)是所述第三晶片的對(duì)側(cè)。16.如權(quán)利要求14所述的晶圓級(jí)封裝，其特征在于，所述第三晶片的第一側(cè)與第三晶片的第二側(cè)是所述第三晶片的相鄰側(cè)。17.如權(quán)利要求14所述的晶圓級(jí)封裝，其特征在于，所述多個(gè)晶片在所述晶圓級(jí)封裝內(nèi)組裝，以執(zhí)行網(wǎng)絡(luò)交換功能。18.如權(quán)利要求14所述的晶圓級(jí)封裝，其特征在于，所述晶圓級(jí)封裝是集成扇出封裝或基板上晶圓上芯片封裝。19.一種產(chǎn)量改善方法，包含: 提供多個(gè)第一候選晶片，每個(gè)所述第一候選晶片包含相同的第一電路模塊設(shè)計(jì)，其中目標(biāo)芯片的芯片功能被分割為至少一第一電路設(shè)計(jì)，每個(gè)所述第一電路設(shè)計(jì)包含相同的所述第一電路模塊設(shè)計(jì)； 從所述多個(gè)第一候選晶片中選擇多個(gè)第一好的晶片；以及 通過(guò)在晶圓級(jí)封裝內(nèi)組裝至少所述多個(gè)選擇的第一好的晶片，以產(chǎn)生所述目標(biāo)芯片。20.如權(quán)利要求19所述的產(chǎn)量改善方法，其特征在于，更包含: 提供多個(gè)第二候選晶片，所述多個(gè)第二候選晶片的每個(gè)包含相同的第二電路模塊設(shè)計(jì)，其中所述第二電路模塊設(shè)計(jì)與所述第一電路模塊設(shè)計(jì)不同，所述目標(biāo)芯片的所述芯片功能被分割為所述多個(gè)第一電路設(shè)計(jì)與至少一第二電路設(shè)計(jì)，每個(gè)所述第二電路設(shè)計(jì)包含所述相同的第二電路模塊設(shè)計(jì)；以及 從所述多個(gè)第二候選晶片中選擇至少一第二好的晶片； 其中產(chǎn)生所述目標(biāo)芯片的步驟包含: 在所述晶圓級(jí)封裝內(nèi)組裝所述多個(gè)選擇的第一好的晶片與所述至少一選擇的第二好的晶片，以產(chǎn)生所述目標(biāo)芯片。21.如權(quán)利要求19所述的產(chǎn)量改善方法，其特征在于，所述目標(biāo)芯片是網(wǎng)絡(luò)交換芯片。22.如權(quán)利要求19所述的產(chǎn)量改善方法，其特征在于，所述晶圓級(jí)封裝是集成扇出封裝或基板上晶圓上芯片封裝。23.如權(quán)利要求19所述的產(chǎn)量改善方法，其特征在于，所述多個(gè)選擇的第一好的晶片包含第一晶片與第二晶片； 第一晶片包含第一入口封包多路器與第一封包交換電路； 第二晶片包含第二入口封包多路器與第二封包交換電路； 所述第一晶片的第一側(cè)的所述多個(gè)輸入/輸出墊包含輸出墊與輸入墊，所述輸出墊用于發(fā)送所述第一入口封包多路器的輸出，所述輸入墊用于接收所述第二多路器的輸出并發(fā)送接收的所述第二多路器的輸出給所述第一封包交換電路；以及 所述第二晶片的第一側(cè)的所述多個(gè)輸入/輸出墊包含輸出墊與輸入墊，所述輸出墊用于發(fā)送所述第二多路器的輸出，所述輸入墊用于接收所述第一多路器的輸出并發(fā)送接收的所述第一多路器的輸出給所述第二封包交換電路。24.如權(quán)利要求19所述的產(chǎn)量改善方法，其特征在于，所述多個(gè)選擇的第一好的晶片包含第一晶片與第二晶片； 所述第一晶片包含第一封包交換電路與第一出口封包多路器； 所述第二晶片包含第二封包交換電路與第二出口封包多路器； 所述第一晶片的第一側(cè)的所述多個(gè)輸入/輸出墊包含輸出墊與輸入墊，所述輸出墊用于發(fā)送所述第一封包交換電路的輸出，所述輸入墊用于接收所述第二封包交換電路的輸出并發(fā)送接收的所述第二封包交換電路的輸出給所述第一出口封包多路器;以及 所述第二晶片的第一側(cè)的所述多個(gè)輸入/輸出墊包含輸出墊與輸入墊，所述輸出墊用于發(fā)送所述第二封包交換電路的輸出，所述輸入墊用于接收所述第一封包交換電路的輸出并發(fā)送接收的所述第一封包交換電路的輸出給所述第二出口封包多路器。
【文檔編號(hào)】H01L25/04GK105895598SQ201610087246
【公開(kāi)日】2016年8月24日
【申請(qǐng)日】2016年2月16日
【發(fā)明人】陳宜弘, 劉元卿
【申請(qǐng)人】聯(lián)發(fā)科技股份有限公司