一種射頻ldmos的“γ”型柵結(jié)構(gòu)及其制備方法
【專利摘要】本發(fā)明是一種射頻LDMOS的晶體管的“?！毙蜄偶捌渲苽浞椒?，其特征在于，對于亞微米柵的射頻LDMOS器件，其柵為“?！毙螤睿唉！毙蜄诺南露藶閾诫s多晶硅，控制柵的特征長度，“Γ”型柵的表端為多晶硅硅化物，控制柵的電阻大??；通過“Γ”型柵的下端與表端相結(jié)合，實現(xiàn)LDMOS最小化的柵特征尺寸與最小化柵阻的相結(jié)合。有益效果是:實現(xiàn)了深亞微米柵的形成；消除了深亞微米細(xì)線條光刻的套刻偏差；柵多晶硅的表面合金，降低了柵極電阻；“?！毙蜄沤Y(jié)構(gòu)可以重復(fù)壘加，進(jìn)一步大幅降低柵阻大?。弧唉！毙徒Y(jié)構(gòu)柵，實現(xiàn)與場板自然隔離，提高場板保護(hù)性能；該“?！毙蜄沤Y(jié)構(gòu)有效解決了亞微米細(xì)柵線條與柵阻之間的矛盾。
【專利說明】
一種射頻LDMOS的“ Γ ”型柵結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域
[0001 ]本發(fā)明是涉及的是一種射頻LDMOS的“ Γ ”型柵結(jié)構(gòu)及其制備方法，屬于半導(dǎo)體微電子設(shè)計制造技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在微波技術(shù)領(lǐng)域，射頻LDMOS器件越來越廣泛的應(yīng)用于通訊基站、廣播電視以及現(xiàn)代雷達(dá)系統(tǒng)上。為了不斷提高LDMOS的頻率性能，設(shè)計上包括以下幾個技術(shù)措施:I)不斷減薄柵氧化層的厚度，2)采用越來越小多晶硅柵的特征尺寸，3)進(jìn)一步減小多晶硅/硅化物的柵阻。LDMOS柵氧化層由于可靠性要求，其厚度已經(jīng)接近應(yīng)用極限，因此頻率性能的提高主要手段是措施2和3，由于隨著多晶硅柵特征尺寸的減小，即使采用低阻硅化物材料的單位柵寬的柵阻也會偏大，于是第2和第3項措施在進(jìn)一步提高LDMOS頻率性能時遇到的瓶頸，需要設(shè)計時折中考慮，這嚴(yán)重限制了 LDMOS進(jìn)一步向更高頻發(fā)展的空間。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提出的是一種射頻LDMOS的“Γ ”型柵結(jié)構(gòu)及其制備方法，其目的旨在克服現(xiàn)有柵結(jié)構(gòu)技術(shù)瓶頸，即柵特征尺減小與柵阻變大的矛盾。采用“ Γ ”型柵結(jié)構(gòu)時，下端控制柵長，表端降低柵阻；自對準(zhǔn)工藝形成了的柵，在后續(xù)工藝中進(jìn)行自對準(zhǔn)摻雜注入，消除了細(xì)線條光刻的套刻偏差；同時自對準(zhǔn)形成了場板大幅度提高了保護(hù)效果也降低了寄生柵與場板電容。
[0004]本發(fā)明的技術(shù)解決技術(shù)方案:一種射頻LDMOS的“ Γ ”型柵結(jié)構(gòu)，其特征在于，對于亞微米柵的射頻LDMOS器件，其柵為“Γ”形狀，“?！毙蜄诺南露藶閾诫s多晶硅，控制柵的特征長度，“?！毙蜄诺谋矶藶槎嗑Ч韫杌铮刂茤诺碾娮璐笮?通過“?！毙蜄诺南露伺c表端相結(jié)合，實現(xiàn)LDMOS最小化的柵特征尺寸與最小化柵阻的相結(jié)合。
[0005]本發(fā)明的有益效果是，通過一個或多個疊加“?！毙蜄?，使得柵特征尺寸可以降低至Ij0.1微米甚至更小，而柵阻值不受到柵特征尺寸降低的影響，通過“ Γ ”型柵表端硅化物或疊加?xùn)艑⑹沟脰抛杞档瓦_(dá)一個數(shù)量級以上；另外，場板多晶硅通過與“ Γ ”型柵多晶硅自然隔離，提高了場板保護(hù)效果，同時與柵同步形成的階梯型場板在縱向隨高度與“型柵逐步展開平面距離，有效降低柵源電容;這些特征和優(yōu)點都大幅度提高了射頻LDMOS的微波性會K。
【附圖說明】
[0006]圖1是在P-/P+的硅襯底上，通過光刻、注入、推進(jìn)等形成p+、pm、n-等LDMOS摻雜區(qū)域，用LPCVD工藝在硅片表面淀積1000A?1500A S12介質(zhì)層，淀積1000A?1500A PolySi(摻磷)層的結(jié)構(gòu)示意圖。
[0007]圖2是光刻、刻蝕多晶硅，淀積4000A?6000AS12介質(zhì)層的結(jié)構(gòu)示意圖。
[0008]圖3是光刻、刻蝕S12和PolySi，終止于硅表面，形成多晶硅場板，表面薄氧化，自對準(zhǔn)Vt調(diào)整注入的結(jié)構(gòu)示意圖。
[0009]圖4是經(jīng)柵氧化S12厚度10A?200A，并淀積1000A?1500A PolySi(摻磷)層的結(jié)構(gòu)示意圖。
[0010]圖5是回刻PolySi，形成側(cè)墻PolySi柵，漏區(qū)開孔，終止于硅表面的結(jié)構(gòu)示意圖。
[0011]圖6是光刻、注入硼，退火推進(jìn)形成P溝道區(qū)，光刻、注入砷，退火激活形成源漏區(qū)，LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層的結(jié)構(gòu)示意圖。
[0012]圖7是CMP拋光掉9000A?11000AS12至露出側(cè)墻多晶硅，控制側(cè)墻柵高度控制在5000A?6000A的結(jié)構(gòu)示意圖。
[0013]圖8是光刻、刻蝕場板孔，終止于場板多晶硅表面的結(jié)構(gòu)示意圖。
[0014]圖9是淀積1000A?1500A PolySi(摻磷)層的結(jié)構(gòu)示意圖。
[0015]圖10是光刻、刻蝕“Γ”型柵表端區(qū)、場板區(qū)連接區(qū)的結(jié)構(gòu)示意圖。
[0016]圖11是光刻、刻蝕源漏區(qū)，在表面淀積一層待硅化合金的金屬，進(jìn)行相應(yīng)條件的高溫退火，并選擇性地去除表面殘余的未合金金屬的結(jié)構(gòu)示意圖。
[0017]圖12是LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層的結(jié)構(gòu)示意圖。
[0018]圖13是CMP拋光S12去掉8000A?10000A的結(jié)構(gòu)示意圖。
[0019]圖14是光刻、刻蝕源漏區(qū)、柵區(qū)、場板區(qū)，終止于硅化物，淀積W塞，蒸發(fā)布線金屬，光刻、腐蝕形成一次金屬電極的結(jié)構(gòu)示意圖。
[0020]圖中的I是娃襯底、2是Si02介質(zhì)層、3是慘磷場板多晶娃、4是慘磷棚.多晶娃、5是娃化物、6是源金屬、7是棚.金屬、8是場板金屬、9是漏金屬。
【具體實施方式】
[0021 ] 一種射頻LDMOS的“ Γ ”型柵結(jié)構(gòu)，對于亞微米柵的射頻LDMOS器件，其柵為“ Γ ”形狀，“Γ”型柵的下端為摻雜多晶硅，控制柵的特征長度，“Γ”型柵的表端為多晶硅硅化物，控制柵的電阻大小;通過“r”型柵的下端與表端相結(jié)合，實現(xiàn)LDMOS最小化的柵特征尺寸與最小化柵阻的相結(jié)合。
[0022]所述“?！毙蜄诺慕Y(jié)構(gòu)，等同于半“T”型柵結(jié)構(gòu)，其“?！北矶舜怪庇谙露?，表端向源端方向擴(kuò)展，而向漏端方向擴(kuò)展為零或很少，降低與場板之間的寄生電容，同時留下更大場板的制作空間。
[0023]所述“Γ ”型柵的結(jié)構(gòu)，采用一個“ Γ ”型柵單獨使用或采用多個“ Γ ”型柵疊加使用，當(dāng)采用多個“P”時，疊加的“P”型柵采用金屬結(jié)構(gòu)，進(jìn)一步降低電阻。
[0024]所述“?！毙蜄诺慕Y(jié)構(gòu)，與之對應(yīng)的場板采用階梯型結(jié)構(gòu)，其與“?！毙蜄旁诳v向方向上逐漸展開距離，有效降低了場板與柵之間的寄生電容。
[0025]所述場板多晶硅在柵多晶硅之前制作形成，在制作柵氧化時，場板多晶硅側(cè)壁氧化形成的S12與柵多晶硅的自然隔離，提高場板保護(hù)效果。
[0026]下面結(jié)合附圖進(jìn)一步描述本發(fā)明的技術(shù)方案。
[0027]如附圖1所示，在P-/P+的娃襯底上，通過光刻、注入、推進(jìn)等形成p+、pm、n-等LDMOS通用摻雜區(qū)域，用LPCVD工藝在硅片表面淀積1000A?1500A S12介質(zhì)層，淀積1000A?1500A PolySi(摻磷)層。
[0028]如附圖2所示，光刻、刻蝕多晶硅，然后，淀積4000A?6000A S12介質(zhì)層。
[0029]如附圖3所示，光刻、刻蝕側(cè)墻，終止于硅表面，形成多晶硅場板，犧牲氧化，自對準(zhǔn)Vt調(diào)整注入。
[0030]如附圖4所示，柵氧化S12厚度10A?200A，淀積1000A?1500A PolySi(摻磷)層。[0031 ] 如附圖5所示，大面積回刻PolySi，形成側(cè)墻PolySi，漏區(qū)開孔，終止于硅表面。
[0032]如附圖6所示，光刻溝道，注入硼(60KeV/6E13)，退火推進(jìn)，光刻源漏，注入砷(80KeV/3E15)，退火激活，LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層。
[0033]如附圖7所示，CMP拋光S12至露出側(cè)墻多晶硅，控制側(cè)墻柵高度控制在6000?7000Ao
[0034]如附圖8所示，光刻場板孔，刻蝕終止于場板多晶硅。
[0035]如附圖9所示，淀積1000A?1500A PolySi(摻磷)層。
[0036]如附圖10所示，光刻、刻蝕柵表端區(qū)與場板區(qū)連接區(qū)。
[0037]如附圖11所示，光刻、刻蝕源漏區(qū)，在表面淀積一層待硅化合金的金屬，進(jìn)行相應(yīng)條件的高溫合金退火，并選擇性地去除表面殘余的未合金金屬，至此，單個“Γ”型柵結(jié)構(gòu)形成。
[0038]如附圖12所示，LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層；
如附圖13所示，CMP拋光S12去掉6000A?7000A。
[0039]如附圖14所示，光刻和刻蝕源、柵、場板、漏孔至硅化物，淀積W塞，蒸發(fā)布線金屬等，并光刻、腐蝕形成一次金屬電極，至此，兩個“Γ”型柵疊加結(jié)構(gòu)形成，后續(xù)工藝按照LDMOS常規(guī)布線進(jìn)行多層金屬互連。
[0040]“ Γ ”型柵結(jié)構(gòu)的制備方法，包括如下工藝步驟:
1)在P-/P+的硅襯底上，通過光刻、注入、推進(jìn)等形成p+、pm、n-等LDMOS通用摻雜區(qū)域，用LPCVD工藝在硅片表面淀積1000A?1500A S12介質(zhì)層，淀積1000A?1500A PolySi(摻磷)層(圖1);
2)光刻、刻蝕多晶硅后，淀積4000A?6000AS12介質(zhì)層(圖2);
3)光刻、刻蝕Si02/PolySi/Si02，終止于硅表面，形成多晶硅場板，犧牲氧化S12厚度200A?400A，自對準(zhǔn)Vt調(diào)整注入(圖3)；
4)去除犧牲氧化層，柵氧化S12厚度100A?200A，淀積1000A?1500APolySi(摻磷)層(圖 4);
5)回刻PoIySi，形成側(cè)墻PoIySi，光刻、刻蝕漏區(qū)開孔，終止于硅表面(圖5);
6)光刻、注入硼，退火推進(jìn)形成P溝道區(qū)，光刻、注入砷，退火激活形成源漏區(qū)，LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層(圖6);
7)CMP拋光掉9000A?11000AS12至露出側(cè)墻多晶硅，控制側(cè)墻柵高度控制在5000?6000A(圖 7);
8)光刻、刻蝕場板孔，終止于場板多晶硅表面(圖8);
9)淀積 100A?1500A Po I y S i (摻磷)層(圖 9);
10)光刻、亥_“?！毙蜄疟矶藚^(qū)、場板區(qū)連接區(qū)(圖10);
11)光刻、刻蝕源漏區(qū)，在表面淀積一層待硅化合金的金屬，進(jìn)行相應(yīng)條件的高溫合金退火，并選擇性地去除表面殘余的未合金金屬，至此，“”型柵結(jié)構(gòu)形成(圖11);
12)LPCVD工藝在硅片表面淀積12000Α?15000ΑS12介質(zhì)層(圖12); 13)CMP拋光去掉8000A?1000AS12介質(zhì)層(圖13)；
14)光刻、刻蝕源漏區(qū)、柵區(qū)、場板區(qū)，終止于硅化物，淀積W塞，蒸發(fā)布線金屬，光刻、腐蝕形成一次金屬電極，至此，兩個“?！毙蜄暖B加結(jié)構(gòu)形成(圖14)。
[0041 ]具體實例如下:
1)在P-/P+的硅襯底上，通過光刻、注入、推進(jìn)等形成p+、pm、n-等LDMOS通用摻雜區(qū)域，用LPCVD工藝在硅片表面淀積1000A S12介質(zhì)層，淀積1000A PolySi(摻磷)層；
2)光刻、刻蝕多晶硅，然后，淀積5000AS12介質(zhì)層；
3)光刻、刻蝕側(cè)墻，終止于硅表面，形成多晶硅場板，犧牲氧化，自對準(zhǔn)Vt調(diào)整注入；
4)柵氧化S12厚度150A，淀積1000APolySi(摻磷)層；
5)大面積回刻PolySi，形成側(cè)墻PolySi，漏區(qū)開孔，終止于娃表面；
6)光刻溝道，注入硼(60KeV/6E13)，退火推進(jìn)，光刻源漏，注入砷(80KeV/3E15)，退火激活，LPCVD工藝在硅片表面淀積8000A S12介質(zhì)層；
7)CMP拋光S12至露出側(cè)墻多晶硅，控制側(cè)墻柵高度控制在6000A;
8)光刻場板孔，刻蝕終止于場板多晶硅；
9)淀積1000A PolySi(摻磷)層；
10)光刻、刻蝕柵表端區(qū)與場板區(qū)連接區(qū)；
11)光刻、刻蝕源漏區(qū)，在表面淀積一層待硅化合金的金屬，進(jìn)行相應(yīng)條件的高溫合金退火，并選擇性地去除表面殘余的未合金金屬；
12)LPCVD工藝在硅片表面淀積1000AS12介質(zhì)層；
13)CMP拋光 S12 去掉 7000A;
14)光刻和刻蝕源、柵、場板、漏孔至硅化物，淀積W塞，蒸發(fā)布線金屬等，并光刻、腐蝕形成一次金屬電極。
【主權(quán)項】
1.一種射頻LDMOS的“ Γ ”型柵結(jié)構(gòu)，其特征在于，對于亞微米柵的射頻LDMOS器件，其柵為“?！毙螤睿唉！毙蜄诺南露藶閾诫s多晶硅，控制柵的特征長度，“Γ”型柵的表端為多晶硅硅化物，控制柵的電阻大小;通過“ Γ ”型柵的下端與表端相結(jié)合，實現(xiàn)LDMOS最小化的柵特征尺寸與最小化柵阻的相結(jié)合。2.根據(jù)權(quán)利要求1所述的一種射頻LDMOS的“Γ ”型柵結(jié)構(gòu)，其特征在于，所述“ Γ ”型柵的結(jié)構(gòu)，等同于半“T”型柵結(jié)構(gòu)，其“ r ”表端垂直于下端，表端向源端方向擴(kuò)展，而向漏端方向擴(kuò)展為零或很少，降低與場板之間的寄生電容，同時留下更大場板的制作空間。3.根據(jù)權(quán)利要求1所述的一種射頻LDMOS的“Γ ”型柵結(jié)構(gòu)，其特征在于，所述“ Γ ”型柵的結(jié)構(gòu)，采用一個“P”型柵單獨使用或采用多個“P”型柵疊加使用，當(dāng)采用多個“P”時，疊加的“ r ”型柵采用金屬結(jié)構(gòu)，進(jìn)一步降低電阻。4.根據(jù)權(quán)利要求1所述的一種射頻LDMOS的“Γ ”型柵結(jié)構(gòu)，其特征在于，所述“ Γ ”型柵的結(jié)構(gòu)，與之對應(yīng)的場板采用階梯型結(jié)構(gòu)，其與“?！毙蜄旁诳v向方向上逐漸展開距離，有效降低了場板與柵之間的寄生電容。5.根據(jù)權(quán)利要求4所述的一種射頻LDMOS的“Γ ”型柵結(jié)構(gòu)，其特征在于，所述場板多晶硅在柵多晶硅之前制作形成，在制作柵氧化時，場板多晶硅側(cè)壁氧化形成的S12與柵多晶硅的自然隔離，提高場板保護(hù)效果。6.如權(quán)利要求1所述的“Γ ”型柵結(jié)構(gòu)的制備方法，其特征是該方法包括如下工藝步驟: .1)在P-/P+的硅襯底上，通過光刻、注入、推進(jìn)等形成p+、pm、n-等LDMOS通用摻雜區(qū)域，用LPCVD工藝在硅片表面淀積1000A?1500A S12介質(zhì)層，淀積1000A?1500A PolySi(摻磷)層； .2)光刻、刻蝕多晶硅后，淀積4000A?6000AS12介質(zhì)層； .3)光刻、刻蝕Si02/PolySi/Si02，終止于硅表面，形成多晶硅場板，犧牲氧化S12厚度.200A?400A，自對準(zhǔn)Vt調(diào)整注入； .4)去除犧牲氧化層，柵氧化S12厚度10A?200A，淀積100A?1500APolySi(摻磷)層； .5)回刻PolySi，形成側(cè)墻PolySi，光刻、刻蝕漏區(qū)開孔，終止于硅表面； .6)光刻、注入硼，退火推進(jìn)形成P溝道區(qū)，光刻、注入砷，退火激活形成源漏區(qū)，LPCVD工藝在硅片表面淀積8000A?10000A S12介質(zhì)層； .7)CMP拋光掉9000A?11000AS12至露出側(cè)墻多晶硅，控制側(cè)墻柵高度控制在5000?.6000A； .8)光刻、刻蝕場板孔，終止于場板多晶硅表面； .9)淀積1000A?1500A PolySi(摻磷)層； .10)光刻、刻蝕“?！毙蜄疟矶藚^(qū)、場板區(qū)連接區(qū)； .11)光刻、刻蝕源漏區(qū)，在表面淀積一層待硅化合金的金屬，進(jìn)行相應(yīng)條件的高溫合金退火，并選擇性地去除表面殘余的未合金金屬，至此，“”型柵結(jié)構(gòu)形成； .12)LPCVD工藝在硅片表面淀積12000A?15000AS12介質(zhì)層； .13)CMP拋光去掉8000A?1000AS12介質(zhì)層； .14)光刻、刻蝕源漏區(qū)、柵區(qū)、場板區(qū)，終止于硅化物，淀積W塞，蒸發(fā)布線金屬，光刻、腐蝕形成一次金屬電極，至此，兩個“ Γ ”型柵疊加結(jié)構(gòu)形成。
【文檔編號】H01L21/336GK105895705SQ201610359834
【公開日】2016年8月24日
【申請日】2016年5月27日
【發(fā)明人】劉洪軍, 趙楊楊, 應(yīng)賢煒, 盛國興, 王佃利
【申請人】中國電子科技集團(tuán)公司第五十五研究所