溝槽柵超結(jié)mosfet的制造方法
【專利摘要】本發(fā)明公開了一種溝槽柵超結(jié)MOSFET的制造方法，包括步驟：形成硬質(zhì)掩模層；對(duì)硬質(zhì)掩模層進(jìn)行光刻刻蝕將溝槽形成區(qū)域打開；進(jìn)行第一次刻蝕形成頂部溝槽；去除頂部溝槽底部的保護(hù)層，保留頂部溝槽側(cè)面的保護(hù)層；進(jìn)行第二次刻蝕形成底部溝槽；在底部溝槽中填充P型外延層并形成底部外延填充層；在底部外延填充層的頂部填充P型外延層并形成頂部外延填充層；去除硬質(zhì)掩模層和保護(hù)層從而在P型柱的頂部的周側(cè)形成柵極溝槽；在柵極溝槽中形成柵介質(zhì)層和填充柵極導(dǎo)電材料。本發(fā)明能防止溝槽柵和P型柱之間出現(xiàn)套準(zhǔn)偏差，能提高工藝穩(wěn)定性以及使器件的開啟電壓和導(dǎo)通壓降更均勻，能使超結(jié)單元尺寸更小，能大幅度提高器件的抗UIS沖擊能力。
【專利說明】
溝槽柵超結(jié)MOSFET的制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路制造方法，特別是涉及一種溝槽柵超結(jié)(super j unc t i on)功率器件的制造方法?！颈尘凹夹g(shù)】
[0002]超結(jié)結(jié)構(gòu)就是交替排列的N型柱和P型柱組成結(jié)構(gòu)。如果用超結(jié)結(jié)構(gòu)來取代垂直雙擴(kuò)散;M0S晶體管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDM0S)器件中的N型漂移區(qū)，在導(dǎo)通狀態(tài)下通過N型柱提供導(dǎo)通通路，導(dǎo)通時(shí)P型柱不提供導(dǎo)通通路;在截止?fàn)顟B(tài)下由PN立柱共同承受反偏電壓，就形成了超結(jié)金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管 (Metal-Oxide-Semiconductor Field-Effect Transistor，M0SFET)。超結(jié)MOSFET能在反向擊穿電壓與傳統(tǒng)的VDM0S器件一致的情況下，通過使用低電阻率的外延層，而使器件的導(dǎo)通電阻大幅降低。
[0003]如圖1所示，現(xiàn)有平面柵超結(jié)功率器件的結(jié)構(gòu)示意圖；這里以N型溝槽柵超結(jié) MOSFET為例進(jìn)行介紹，由圖1可知，N型溝槽柵超結(jié)MOSFET包括:
[0004]半導(dǎo)體襯底如娃襯底1，在半導(dǎo)體襯底1的表面形成有N型外延層如N型娃外延層2， 超結(jié)結(jié)構(gòu)由形成于N型外延層2中的P型柱3和由各P型柱3之間的N型外延層2組成的N型柱4 交替排列形成。
[0005]P型體區(qū)5a形成于各P型柱3的頂部。
[0006]多晶硅柵6a形成于P型體區(qū)5a的選定區(qū)域的頂部且二者之間相隔有柵介質(zhì)層如柵氧化層，被多晶硅柵6a覆蓋的P型體區(qū)5a的表面用于形成溝道，所以P型體區(qū)5a作為溝道區(qū)。 由多晶硅柵6a和柵介質(zhì)層組成的柵極結(jié)構(gòu)還延伸到P型體區(qū)5a外的N型柱表面。
[0007]由N+區(qū)組成的源區(qū)7形成于P型體區(qū)5a的表面，源區(qū)7的一側(cè)和多晶硅柵5a自對(duì)準(zhǔn)。 [〇〇〇8]層間膜8形成于半導(dǎo)體襯底1的正面并將器件的多晶硅柵6a，源區(qū)7和P型體區(qū)5a等覆蓋。接觸孔9穿過層間膜8和底部的對(duì)應(yīng)的源區(qū)7或多晶硅柵6a接觸。在源區(qū)7對(duì)應(yīng)的接觸孔9的底部形成有P+摻雜的接觸注入層10,接觸注入層10的底部和P型體區(qū)5a接觸。源區(qū)7和 P型體區(qū)5a通過頂部的接觸孔9連接到由正面金屬層11組成的源極;多晶硅柵6a通過頂部的接觸孔9連接到由正面金屬層11組成的柵極。
[0009] 溝槽柵超結(jié)MOSFET為MOSFET器件時(shí)，由N型高摻雜的半導(dǎo)體襯底1組成漏區(qū)，并在半導(dǎo)體襯底1的背面形成由背面金屬層組成的漏極。
[0010]由圖1所示可知，一個(gè)P型柱3和相鄰的P型柱4組成一個(gè)超結(jié)單元，一個(gè)超結(jié)單元中形成一個(gè)超結(jié)功率器件單元即原胞，多晶硅柵6a形成于N型柱4的頂部并為兩個(gè)相鄰的超結(jié)單元共用；由于多晶硅柵6a為平面結(jié)構(gòu)，會(huì)占用較大的面積，這也會(huì)使得超結(jié)單元的尺寸會(huì)較大。
[0011]眾所周知，在超結(jié)功率器件中采用溝槽柵代替平面柵，能有效減少P/N柱尺寸即超結(jié)單元的尺寸，該尺寸是指橫向?qū)挾?，P/N柱尺寸減小意味著可以用更濃的外延層實(shí)現(xiàn)電荷平衡，故導(dǎo)通壓降可以得到降低。如圖2所示，是現(xiàn)有溝槽柵超結(jié)MOSFET的結(jié)構(gòu)示意圖；圖2和圖1所示結(jié)構(gòu)的區(qū)別之處為:
[0012]P型體區(qū)5會(huì)在橫向上覆蓋整個(gè)超結(jié)結(jié)構(gòu)的表面，多晶硅柵6形成于溝槽中，多晶硅柵6會(huì)穿過P型體區(qū)5并從側(cè)面覆蓋P型體區(qū)5,被多晶硅柵6側(cè)面覆蓋的P型體區(qū)5的表面用于形成溝道。多晶硅柵6的溝槽要求位于N型柱4的頂部。
[0013]圖2所示的溝槽柵結(jié)構(gòu)雖然能夠減少器件的尺寸，但在實(shí)際工藝中無論采用多層外延還是外延填充的方式形成P型柱3，因P型柱3和溝槽柵即多晶硅柵6是兩次光刻形成，工藝中的套準(zhǔn)偏差會(huì)導(dǎo)致出現(xiàn)P型柱3影響溝槽柵的積累區(qū)的情況;溝槽柵的積累區(qū)即位于P 型體區(qū)5的底部且被多晶硅柵6側(cè)面覆蓋的N型外延層2，P型柱3和溝槽柵之間出現(xiàn)套準(zhǔn)偏差時(shí)，積累區(qū)的橫向尺寸會(huì)受到影響，從而會(huì)使器件的開啟電壓和導(dǎo)通壓降變差。
【發(fā)明內(nèi)容】
[〇〇14]本發(fā)明所要解決的技術(shù)問題是提供一種溝槽柵超結(jié)M0SFET的制造方法，能防止溝槽柵和P型柱之間出現(xiàn)套準(zhǔn)偏差，能提高工藝穩(wěn)定性以及使器件的開啟電壓和導(dǎo)通壓降更均勻，能制作出更小原胞尺寸的溝槽柵超結(jié)M0SFET。[0〇15]為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵超結(jié)M0SFET的制造方法包括如下步驟:
[0016]步驟一、提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面形成有N型外延層;在所述N型外延層表面形成硬質(zhì)掩模層。
[0017]步驟二、采用光刻工藝定義出溝槽形成區(qū)域;對(duì)所述硬質(zhì)掩模層進(jìn)行刻蝕將溝槽形成區(qū)域打開。
[0018]步驟三、對(duì)所述N型外延層進(jìn)行第一次刻蝕，所述第一次刻蝕以所述硬質(zhì)掩模層為掩模，所述第一次刻蝕的深度達(dá)到溝槽柵所要求的深度并形成頂部溝槽。
[0019]步驟四、形成保護(hù)層將所述頂部溝槽的底部表面和側(cè)面覆蓋。
[0020]步驟五、采用干法刻蝕去除所述頂部溝槽底部的所述保護(hù)層，所述頂部溝槽側(cè)面的所述保護(hù)層保留。
[0021]步驟六、對(duì)所述N型外延層進(jìn)行第二次刻蝕，所述第二次刻蝕以所述硬質(zhì)掩模層和所述保護(hù)層為掩模，所述第二次刻蝕后的深度要達(dá)到超結(jié)結(jié)構(gòu)的P型柱所要求的深度并形成底部溝槽，所述底部溝槽的寬度小于所述頂部溝槽的寬度。
[0022]步驟七、在保留所述硬質(zhì)掩模層和所述保護(hù)層的條件下進(jìn)行第一次選擇性外延生長(zhǎng)工藝在所述底部溝槽中填充P型外延層并形成底部外延填充層。
[0023]步驟八、在保留所述硬質(zhì)掩模層和所述保護(hù)層的條件下進(jìn)行第二次選擇性外延生長(zhǎng)工藝在所述底部外延填充層的頂部的溝槽中填充P型外延層并形成頂部外延填充層。
[0024]由填充于所述底部外延填充層和所述頂部外延填充層疊加形成P型柱，由各所述P 型柱之間的所述N型外延層組成的N型柱，由所述P型柱和所述N型柱交替排列組成超結(jié)結(jié)構(gòu)。
[0025]步驟九、去除所述硬質(zhì)掩模層和所述保護(hù)層，由所述保護(hù)層去除后在所述P型柱的頂部的周側(cè)形成的溝槽作為柵極溝槽。
[0026]步驟十、在所述柵極溝槽中的底部表面和側(cè)面形成柵介質(zhì)層;之后，在所述所述柵極溝槽中填充柵極導(dǎo)電材料，由該柵極導(dǎo)電材料組成溝槽柵。
[0027]進(jìn)一步的改進(jìn)是，所述半導(dǎo)體襯底為硅襯底，所述N型外延層為N型硅外延層，所述 P型外延層為P型外延層。
[0028]進(jìn)一步的改進(jìn)是，所述硬質(zhì)掩模層由氮化硅組成或由氧化硅疊加氮化硅組成。
[0029]進(jìn)一步的改進(jìn)是，所述保護(hù)層的材料為氧化硅。
[0030]進(jìn)一步的改進(jìn)是，步驟十中所述柵極導(dǎo)電材料為多晶硅。[〇〇31]進(jìn)一步的改進(jìn)是，步驟十中的所述柵介質(zhì)層為柵氧化層。
[0032]進(jìn)一步的改進(jìn)是，步驟十之后還包括步驟:
[0033]步驟十一、在所述超結(jié)結(jié)構(gòu)的頂部形成P型體區(qū)，所述溝槽柵底部穿過所述P型體區(qū)，被位于所述N型柱頂部的所述溝槽柵側(cè)面覆蓋的所述P型體區(qū)表面用于形成溝道。
[0034]步驟十二、在所述P型體區(qū)的表面形成源區(qū)。[〇〇35]步驟十三、形成層間膜，接觸孔和正面金屬層。
[0036]對(duì)所述正面金屬層進(jìn)行圖形化形成源極和柵極，所述源區(qū)和所述P型體區(qū)通過對(duì)應(yīng)的接觸孔連接到所述源極，所述溝槽柵通過對(duì)應(yīng)的接觸孔連接到柵極。[〇〇37]進(jìn)一步的改進(jìn)是，步驟十三中，在各所述N型柱和各所述P型柱的頂部都形成有一個(gè)連接到源極的接觸孔。
[0038]本發(fā)明方法采用同一次光刻工藝同時(shí)定義出超結(jié)結(jié)構(gòu)的溝槽和柵極溝槽，其中， 超結(jié)結(jié)構(gòu)的溝槽用于填充形成P型柱，柵極溝槽用于形成溝槽柵;在刻蝕溝槽過程中分兩次刻蝕，第一次刻蝕到柵極溝槽的深度，之后對(duì)第一次刻蝕后的溝槽側(cè)面形成保護(hù)層，之后繼續(xù)進(jìn)行第二次刻蝕；由于保護(hù)層形成之后第二次刻蝕的掩模窗口會(huì)變小，故形成的底部溝槽的寬度小于頂部溝槽的寬度;而在保留保護(hù)層的條件下對(duì)整個(gè)溝槽進(jìn)行外延填充形成P 型柱之后，通過去除保護(hù)層能夠自對(duì)準(zhǔn)在P型柱的頂部形成柵極溝槽。由此可知，本發(fā)明的超結(jié)結(jié)構(gòu)的溝槽和柵極溝槽能夠采用一次光刻形成，P型柱和柵極溝槽自對(duì)準(zhǔn)，所以本發(fā)明消除了兩次光刻工藝定義時(shí)的套準(zhǔn)偏差問題，也即本發(fā)明能防止溝槽柵和P型柱之間出現(xiàn)套準(zhǔn)偏差，從而能提高工藝穩(wěn)定性以及使器件的開啟電壓和導(dǎo)通壓降更均勻，由于沒有套準(zhǔn)偏差，使得超結(jié)單元能夠制作的更小，使制作小原胞尺寸的溝槽柵超結(jié)M0SFET成為可能。
[0039]另外，本發(fā)明柵極溝槽和P型柱的頂部自對(duì)準(zhǔn)，在柵極溝槽中填充柵極導(dǎo)電材料形成溝槽柵之后，僅被位于N型柱頂部的溝槽柵側(cè)面所覆蓋的P型體區(qū)表面會(huì)形成溝道，同一 N 型柱頂部具有兩個(gè)分開的能夠用于形成溝道的溝槽柵側(cè)面，這種分開式的結(jié)構(gòu)使得N型柱和P型柱的頂部都能形成引出源區(qū)和P型體區(qū)的接觸孔，這種接觸孔的結(jié)構(gòu)能夠大幅度提高器件的抗非箝位感應(yīng)開關(guān)(Unclamped Inductive Switching，UIS)沖擊能力，抗UIS沖擊能力為器件在雪崩擊穿下負(fù)載能量的能力；原因?yàn)?無論器件的擊穿時(shí)發(fā)生在P型柱和N型外延層形成的PN結(jié)之間，還是發(fā)生在P型體區(qū)和N型外延層形成的PN結(jié)之間，擊穿形成的電流都能均勾的從接觸孔流走，從而大幅度提高器件的抗UIS沖擊能力?！靖綀D說明】
[0040]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明:[0041 ]圖1是現(xiàn)有平面柵超結(jié)功率器件的結(jié)構(gòu)示意圖；[〇〇42]圖2是現(xiàn)有溝槽柵超結(jié)M0SFET的結(jié)構(gòu)示意圖；[〇〇43]圖3是本發(fā)明實(shí)施例溝槽柵超結(jié)M0SFET的制造方法的流程圖；
[0044]圖4A-圖4M是本發(fā)明實(shí)施例溝槽柵超結(jié)M0SFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖?！揪唧w實(shí)施方式】[〇〇45]如圖3所示，是本發(fā)明實(shí)施例溝槽柵超結(jié)M0SFET的制造方法的流程圖；如圖4A至圖 4M所示，是本發(fā)明實(shí)施例溝槽柵超結(jié)M0SFET的制造方法各步驟中的器件結(jié)構(gòu)示意圖，本發(fā)明實(shí)施例溝槽柵超結(jié)M0SFET的制造方法包括如下步驟:
[0046]步驟一、如圖4A所示，提供一半導(dǎo)體襯底101，在所述半導(dǎo)體襯底101表面形成有N 型外延層102。[〇〇47]如圖4B所示，在所述N型外延層102表面形成硬質(zhì)掩模層201。
[0048]較佳為，所述半導(dǎo)體襯底101為娃襯底，所述N型外延層102為N型娃外延層，后續(xù)填充溝槽的P型外延層為P型外延層。
[0049]所述硬質(zhì)掩模層201由氮化硅組成或由氧化硅疊加氮化硅組成。
[0050]步驟二、如圖4B所示，采用光刻工藝形成光刻膠圖形202定義出溝槽形成區(qū)域;對(duì)所述硬質(zhì)掩模層201進(jìn)行刻蝕將溝槽形成區(qū)域打開。[〇〇51]步驟三、如圖4C所示，對(duì)所述N型外延層102進(jìn)行第一次刻蝕，所述第一次刻蝕以所述硬質(zhì)掩模層201為掩模，所述第一次刻蝕的深度達(dá)到溝槽柵105所要求的深度并形成頂部溝槽203a。[〇〇52]步驟四、如圖4D所示，形成保護(hù)層204將所述頂部溝槽203a的底部表面和側(cè)面覆蓋。較佳為，所述保護(hù)層204的材料為氧化硅。[〇〇53]步驟五、如圖4E所示，采用干法刻蝕去除所述頂部溝槽203a底部的所述保護(hù)層 204,所述頂部溝槽203a側(cè)面的所述保護(hù)層204保留。[〇〇54]步驟六、如圖4F所示，對(duì)所述N型外延層102進(jìn)行第二次刻蝕，所述第二次刻蝕以所述硬質(zhì)掩模層201和所述保護(hù)層204為掩模，所述第二次刻蝕后的深度要達(dá)到超結(jié)結(jié)構(gòu)的P 型柱103所要求的深度并形成底部溝槽203b，所述底部溝槽203b的寬度小于所述頂部溝槽 203a的寬度。[〇〇55]步驟七、如圖4G所示，在保留所述硬質(zhì)掩模層201和所述保護(hù)層204的條件下進(jìn)行第一次選擇性外延生長(zhǎng)工藝在所述底部溝槽203b中填充P型外延層并形成底部外延填充層 103a〇[〇〇56]步驟八、如圖4H所示，在保留所述硬質(zhì)掩模層201和所述保護(hù)層204的條件下進(jìn)行第二次選擇性外延生長(zhǎng)工藝在所述底部外延填充層l〇3a的頂部的溝槽中填充P型外延層并形成頂部外延填充層l〇3b。[〇〇57]由填充于所述底部外延填充層103a和所述頂部外延填充層103b疊加形成P型柱 103，由各所述P型柱103之間的所述N型外延層102組成的N型柱，由所述P型柱103和所述N型柱交替排列組成超結(jié)結(jié)構(gòu)。[〇〇58]如圖41所示，進(jìn)行外延平坦化及回刻，平坦化和回刻工藝之后所述P型柱103的頂部表面和所述N型外延層102的頂部表面相平。[〇〇59]步驟九、如圖4J所示，去除所述硬質(zhì)掩模層201和所述保護(hù)層204,由所述保護(hù)層 204去除后在所述P型柱103的頂部的周側(cè)形成的溝槽作為柵極溝槽205。
[0060]步驟十、如圖4K所示，在所述柵極溝槽205中的底部表面和側(cè)面形成柵介質(zhì)層104; 之后，在所述所述柵極溝槽205中填充柵極導(dǎo)電材料，由該柵極導(dǎo)電材料組成溝槽柵105。
[0061]較佳為，所述柵極導(dǎo)電材料為多晶硅。所述柵介質(zhì)層104為柵氧化層。[〇〇62] 還包括步驟:[〇〇63]步驟十一、如圖4L所示，在所述超結(jié)結(jié)構(gòu)的頂部形成P型體區(qū)106,所述溝槽柵105 底部穿過所述P型體區(qū)106,被位于所述N型柱頂部的所述溝槽柵105側(cè)面覆蓋的所述P型體區(qū)106表面用于形成溝道。由圖4L所示可知，每一個(gè)N型柱的頂部將會(huì)有兩個(gè)用于形成溝道的所述溝槽柵105的側(cè)面。
[0064] 步驟十二、如圖4L所示，在所述P型體區(qū)106的表面形成源區(qū)107。[〇〇65] 步驟十三、如圖411所示，形成層間膜108,接觸孔109和正面金屬層111。[〇〇66]對(duì)所述正面金屬層111進(jìn)行圖形化形成源極和柵極，所述源區(qū)107和所述P型體區(qū) 106通過對(duì)應(yīng)的接觸孔109連接到所述源極，所述溝槽柵105通過對(duì)應(yīng)的接觸孔109連接到柵極。[〇〇67] 在所述源區(qū)107所對(duì)應(yīng)的接觸孔109的底部還形成有P+摻雜的接觸注入?yún)^(qū)110。 [〇〇68]由圖4M所示可知，在各所述N型柱和各所述P型柱103的頂部都形成有一個(gè)連接到源極的接觸孔109。這種接觸孔的結(jié)構(gòu)能夠大幅度提高器件的抗UIS沖擊能力，原因?yàn)?無論器件的擊穿時(shí)發(fā)生在P型柱103和N型外延層102形成的PN結(jié)之間，還是發(fā)生在P型體區(qū)106和 N型外延層102形成的PN結(jié)之間，擊穿形成的電流都能均勻的從接觸孔流走，從而大幅度提高器件的UIS能力。[〇〇69] 之后，還包括如下背面工藝步驟:
[0070]對(duì)所述半導(dǎo)體襯底1進(jìn)行背面減薄。
[0071]在所述半導(dǎo)體襯底背面進(jìn)行第一導(dǎo)電類型重?fù)诫s離子注入形成漏區(qū)，所述漏區(qū)。
[0072]形成背面金屬層，由該背面金屬層引出漏極。[〇〇73]以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種溝槽柵超結(jié)MOSFET的制造方法，其特征在于，包括如下步驟:步驟一、提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底表面形成有N型外延層;在所述N型外延 層表面形成硬質(zhì)掩模層；步驟二、采用光刻工藝定義出溝槽形成區(qū)域;對(duì)所述硬質(zhì)掩模層進(jìn)行刻蝕將溝槽形成 區(qū)域打開；步驟三、對(duì)所述N型外延層進(jìn)行第一次刻蝕，所述第一次刻蝕以所述硬質(zhì)掩模層為掩 模，所述第一次刻蝕的深度達(dá)到溝槽柵所要求的深度并形成頂部溝槽；步驟四、形成保護(hù)層將所述頂部溝槽的底部表面和側(cè)面覆蓋；步驟五、采用干法刻蝕去除所述頂部溝槽底部的所述保護(hù)層，所述頂部溝槽側(cè)面的所 述保護(hù)層保留；步驟六、對(duì)所述N型外延層進(jìn)行第二次刻蝕，所述第二次刻蝕以所述硬質(zhì)掩模層和所述 保護(hù)層為掩模，所述第二次刻蝕后的深度要達(dá)到超結(jié)結(jié)構(gòu)的P型柱所要求的深度并形成底 部溝槽，所述底部溝槽的寬度小于所述頂部溝槽的寬度；步驟七、在保留所述硬質(zhì)掩模層和所述保護(hù)層的條件下進(jìn)行第一次選擇性外延生長(zhǎng)工 藝在所述底部溝槽中填充P型外延層并形成底部外延填充層；步驟八、在保留所述硬質(zhì)掩模層和所述保護(hù)層的條件下進(jìn)行第二次選擇性外延生長(zhǎng)工 藝在所述底部外延填充層的頂部的溝槽中填充P型外延層并形成頂部外延填充層；由填充于所述底部外延填充層和所述頂部外延填充層疊加形成P型柱，由各所述P型柱 之間的所述N型外延層組成的N型柱，由所述P型柱和所述N型柱交替排列組成超結(jié)結(jié)構(gòu)； 步驟九、去除所述硬質(zhì)掩模層和所述保護(hù)層，由所述保護(hù)層去除后在所述P型柱的頂部 的周側(cè)形成的溝槽作為柵極溝槽；步驟十、在所述柵極溝槽中的底部表面和側(cè)面形成柵介質(zhì)層;之后，在所述所述柵極溝 槽中填充柵極導(dǎo)電材料，由該柵極導(dǎo)電材料組成溝槽柵。2.如權(quán)利要求1所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:所述半導(dǎo)體襯底為 硅襯底，所述N型外延層為N型硅外延層，所述P型外延層為P型外延層。3.如權(quán)利要求2所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:所述硬質(zhì)掩模層由 氮化硅組成或由氧化硅疊加氮化硅組成。4.如權(quán)利要求2所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:所述保護(hù)層的材料 為氧化硅。5.如權(quán)利要求1或2所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:步驟十中所述 柵極導(dǎo)電材料為多晶硅。6.如權(quán)利要求1或2所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:步驟十中的所 述柵介質(zhì)層為柵氧化層。7.如權(quán)利要求1所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于，步驟十之后還包括 步驟:步驟十一、在所述超結(jié)結(jié)構(gòu)的頂部形成P型體區(qū)，所述溝槽柵底部穿過所述P型體區(qū)，被 位于所述N型柱頂部的所述溝槽柵側(cè)面覆蓋的所述P型體區(qū)表面用于形成溝道；步驟十二、在所述P型體區(qū)的表面形成源區(qū)；步驟十三、形成層間膜，接觸孔和正面金屬層；對(duì)所述正面金屬層進(jìn)行圖形化形成源極和柵極，所述源區(qū)和所述P型體區(qū)通過對(duì)應(yīng)的 接觸孔連接到所述源極，所述溝槽柵通過對(duì)應(yīng)的接觸孔連接到柵極。8.如權(quán)利要求7所述的溝槽柵超結(jié)MOSFET的制造方法，其特征在于:步驟十三中，在各 所述N型柱和各所述P型柱的頂部都形成有一個(gè)連接到源極的接觸孔。
【文檔編號(hào)】H01L29/06GK105957897SQ201610484791
【公開日】2016年9月21日
【申請(qǐng)日】2016年6月28日
【發(fā)明人】柯行飛
【申請(qǐng)人】上海華虹宏力半導(dǎo)體制造有限公司