具有溝槽-肖特基-勢壘-肖特基-二極管的半導體裝置的制造方法
【專利摘要】本發(fā)明涉及具有溝槽?肖特基?勢壘?肖特基?二極管的半導體裝置(10)，其具有：第一導電類型的半導體體積(12)，所述半導體體積(12)具有敷設有金屬層(14)的第一側(16)以及至少一個在所述第一側(16)中延伸并且至少部分地填充有金屬的槽溝(18)。根據本發(fā)明，槽溝(18)的至少一個壁區(qū)段(56)和/或敷設有所述金屬層(14)的第一側(16)的位于所述槽溝(18)旁的至少一個區(qū)域(24)通過位于金屬層(14)和半導體體積(12)之間的、由第二導電類型的第一半導體材料(26)制成的層分開。
【專利說明】
具有溝槽-肖特基-勢壘-肖特基-二極管的半導體裝置
技術領域
[0001]本發(fā)明涉及一種根據權利要求1的前序部分的半導體裝置。這種半導體裝置以溝槽-肖特基-勢皇-肖特基-二極管的形式由DE 10 2004 059 640 Al已知并且具有第一導電類型的半導體體積，所述半導體體積具有敷設有金屬層的第一側以及至少一個在第一側中延伸并且至少部分地填充有金屬的槽溝。
【背景技術】
[0002]肖特基二極管通常具有金屬半導體接觸部或者硅化物半導體接觸部。在肖特基二極管中，在導通運行中沒有發(fā)生高注入并且因而在關斷時省去少數(shù)載流子的清除(Ausraeumen)。肖特基二極管相對快速地并且損耗少地開關。在此，術語高注入表示如下狀態(tài):在所述狀態(tài)中所注入的少數(shù)載流子的密度與多數(shù)載流子密度的數(shù)量級相同。
[0003]然而，肖特基二極管具有相對高的泄漏電流，尤其是在較高溫度下、由于所謂的“勢皇降低效應”而具有強電壓相關性的情況下。此外，一般而言，對于高截止電壓，厚的且低摻雜的半導體層是必需的，這在高電流情況下導致相對高的導通電壓。因而，在硅技術中的功率肖特基二極管盡管好的開關行為，然而不適合于或者僅僅少數(shù)情況下適合于超過約100V的截止電壓。

【發(fā)明內容】

[0004]根據本發(fā)明的半導體裝置與開頭提及的現(xiàn)有技術的區(qū)別在于權利要求1的區(qū)別性特征并且因而其特征在于:敷設有金屬層的第一側的位于槽溝旁的至少一個區(qū)域和/或槽溝的至少一個壁區(qū)段具有位于金屬層和半導體體積之間的、由第二導電類型的第一半導體材料制成的層。
[0005]根據本發(fā)明的溝槽-肖特基-勢皇-肖特基-二極管(下文也稱為“TSBS-P”或“TSBS-PN-P”或“二極管”，如再下面還要解釋的那樣)能夠實現(xiàn)相對低的導通電壓和相對小的開關損耗。此外，由第二導電類型的第一半導體材料制成的相對薄的層能夠實現(xiàn)對在使用金屬層的情況下構成的肖特基-接觸部的附加屏蔽。由此能夠明顯降低截止電流，尤其是在高溫情況下，其中，導通電壓和開關損耗保持相對小。
[0006]通過如此布置的、由第一半導體材料制成的層，與常規(guī)的高電壓-肖特基二極管相比，在高電流密度的區(qū)域中能夠實現(xiàn)特別低的導通電壓，原因在于，通過高注入，半導體體積的導電性大大提高。通過集成的PN 二極管，該優(yōu)點能夠再次增強。此外，通過如此布置的、由第一半導體材料制成的層，通過肖特基效應的借助溝槽結構的屏蔽，得到相對低的泄漏電流。此外，該方案適合于如下改型，其中，通過集成PN 二極管的限制電壓的箝位(Klammer)功能得到相對高的穩(wěn)健性。
[0007]與傳統(tǒng)的高電壓PiN-二極管相比，借助肖特基接觸部的合適的勢皇高度，結合高電流密度情況下的高注入，在高電流密度情況下，得到相對低的導通電壓的優(yōu)點。此外，還得到相對小的關斷損耗，原因在于，在導通運行中，通過肖特基-接觸系統(tǒng)(例如肖特基-接觸部結合直接在肖特基-接觸部下方的薄P層)較少載流子注入并存儲到弱摻雜的區(qū)域中。與現(xiàn)有技術中的、稱為“冷-SBD”-二極管的其他已知二極管相比，在高電流密度下，通過肖特基效應的有效屏蔽，通過更強的高注入和更低的泄露電流，得到更低的導通電壓。
[0008]與無如此布置(其例如作為薄的P層直接位于肖特基-接觸部下方)的半導體層的傳統(tǒng)TSBS或者TSBS-PN相比，得到特別低的泄漏電流以及在高電流密度下更小的導通電壓(在略微更高的關斷損耗情況下)。在具有集成PN二極管的實施方式中，在高電流密度并且?guī)缀跸嗤年P斷損耗情況下，在幾乎相同的導通電壓情況下，得到特別低的泄漏電流。
[0009]在從屬權利要求中給出有利的擴展方案。此外，有利的構型在以下的說明書和附圖中可找到，其中，這些特征不僅單獨而且以不同的組合地能夠是有利的，而不必再次對此進行明確指明。
[0010]在此可能的是，如此實施根據本發(fā)明的二極管，使得二極管的擊穿電壓例如大于10伏，尤其是大于100伏，尤其是大于200伏，或者尤其是甚至大于600伏。因此，根據本發(fā)明的肖特基二極管尤其適合于高電壓應用并且同時擁有低導通電壓、低泄露電流、小的開關損耗功率以及高穩(wěn)健性。此外，根據本發(fā)明的肖特基二極管能夠有利地尤其用作用于逆變器、例如用于光伏或者汽車應用的功率二極管。例如，該二極管還能夠用作所謂的“空轉(Freilauf) 二極管”。
[0011]在半導體裝置的一個構型中，半導體體積具有至少兩個槽溝。由此能夠進一步改善溝槽-肖特基-勢皇-肖特基-二極管的有利特性。
[0012]此外能夠設置:第二導電類型的第一半導體材料具有10納米至500納米范圍內的層厚度。此外能夠設置:第二導電類型的第一半導體材料的摻雜濃度在每立方厘米116個原子至每立方厘米117個原子的范圍內。這種薄層，尤其是與所給出的摻雜濃度一起，特別合適于實現(xiàn)根據本發(fā)明的二極管的相對小的截止電流、相對小的導通電壓以及相對小的開關損耗。
[0013]在根據本發(fā)明的一個構型中，至少一個槽溝的底部區(qū)域填充有第二半導體材料，其中，第二半導體材料是第二導電類型的多晶半導體材料或者第二導電類型的半導體材料。這優(yōu)選以如下方式來實現(xiàn):借助第二半導體材料以及第一導電類型的半導體體積構成了 PN 二極管。由此能夠實現(xiàn):在根據本發(fā)明的半導體裝置中與溝槽-肖特基-勢皇-肖特基-二極管電并聯(lián)地集成PN二極管(所謂的“箝位元件”)。
[0014]在根據本發(fā)明的一個構型中，PN二極管的擊穿電壓小于借助于金屬層、由第二導電類型的第一半導體材料制成的層以及第一導電類型的半導體體積構成的溝槽-肖特基-勢皇-肖特基-二極管的擊穿電壓。
[0015]該半導體裝置優(yōu)選如此構造，使得在至少一個槽溝的底部區(qū)段的區(qū)域中能夠實現(xiàn)電擊穿。
[0016]該半導體裝置優(yōu)選如此構造，使得其在擊穿的狀態(tài)中以相對高的電流運行。
[0017]在本發(fā)明的一個構型中，至少一個槽溝的底部區(qū)域借助于硼的離子注入(概稱為:第二導電類型的且濃度比第一導電類型更高的摻雜物質)轉變?yōu)榈诙щ婎愋偷陌雽w材料。由此能夠總體上改善半導體裝置的特性。
[0018]此外能夠設置:至少部分地填充有金屬的槽溝具有至少兩個相對于槽溝的深度上下相疊布置的金屬層面，其中，上面的金屬層面構成金屬層的一個區(qū)段，借助于該區(qū)段敷設第一導電類型的半導體體積的第一側，其中，這些金屬層面優(yōu)選包括不同的金屬。優(yōu)選地，在此，至少一個槽溝完全以至少一種金屬填充。
[0019]作為補充，能夠設置:對應于金屬層的上面的金屬層面的電勢階躍(Potenzialstufe)的高度(肖特基勢皇)小于布置在其下方的金屬層面的電勢階躍的高度(肖特基勢皇)。由此得到多個另外的有利可能性，以便改善溝槽-肖特基-勢皇-肖特基-二極管的特性以及使其匹配于相應的電需求。
[0020]在半導體裝置的另一構型中，半導體體積的、與敷設有金屬層的第一側背離地相對置的第二側敷設有導電的接觸材料，其中，半導體體積的與接觸材料鄰接的部分體積與其余的半導體體積相比更強地摻雜。部分體積尤其是所謂的“n+_襯底”(在半導體裝置逆摻雜的情況下其是“P+_襯底”)，如同從現(xiàn)有技術以類似的方式已知的那樣。在此，更上面部分所描述的金屬層用作第一電極(陽極電極)并且所述接觸材料(其優(yōu)選同樣構造為金屬層)用作第二電極(陰極電極)。由此，總體上描述了特別適合于本發(fā)明的二極管的結構。
[0021]在根據本發(fā)明的半導體裝置的一個構型中，其具有可焊接電極和/或可焊接元件接頭。
[0022]在半導體裝置的一個構型中，其實施為壓入式二極管(Einpressd1de)并且具有相應的殼體。補充地能夠設置:該半導體裝置是用于機動車輛的整流器裝置的元件。
[0023]此外能夠設置:該半導體裝置至少部分地借助外延方法和/或借助蝕刻方法和/或借助離子注入方法來制造。由此描述用于制造根據本發(fā)明的半導體裝置的有利可能性。
[0024]在該半導體裝置的另一構型中，至少一個槽溝的深度I微米至4微米，優(yōu)選為約2微米。借助該尺寸確定(Beme s sung )，例如為了將根據本發(fā)明的二極管用于機動車輛中的整流器裝置給出特別合適的尺度。例如，在此，能夠達到根據本發(fā)明的二極管的約600伏特的允許截止電壓。當槽溝深度與相應兩個槽溝之間的凈間距的比例大于等于大約2時得到半導體裝置的另外的有利尺寸確定。
[0025]此外能夠設置:至少一個槽溝基本上具有條狀和/或基本上具有島狀。條狀描述基本上伸展的形狀(線)，并且島狀基本上描述集中的形狀，尤其是圓形、六角形或者類似的。優(yōu)選的是，該槽溝具有基本上矩形的截面。在此，槽溝的底部能夠實施為平面的或者成圓形的(“U形”)，例如半球形。
[0026]在根據本發(fā)明的半導體裝置的第一變型方案中，第一導電類型對應于η型摻雜的半導體材料，并且第二導電類型對應于P型摻雜的半導體材料。在根據本發(fā)明的半導體裝置的第二變型方案中，第一導電類型對應于P型摻雜的半導體材料并且第二導電類型對應于η型摻雜的半導體材料。因而，該半導體裝置原則上適合于兩種可能的極性。
[0027]此外能夠設置:半導體裝置包括硅材料和/或硅碳材料和/或硅鍺材料和/或鎵砷材料。因而，本發(fā)明能夠應用于所有常見的半導體材料。
【附圖說明】
[0028]接下來參考附圖來闡述根據本發(fā)明的示例性實施方式。附圖中示出:
[0029]圖1:具有溝槽-肖特基-勢皇-肖特基-二極管的第一實施方式的半導體裝置的簡化剖視圖；
[0030]圖2:具有溝槽-肖特基-勢皇-肖特基-二極管和集成PN 二極管的第二實施方式的半導體裝置的簡化剖視圖；
[0031]圖3:具有溝槽-肖特基-勢皇-肖特基-二極管的第三實施方式的半導體裝置的簡化剖視圖；
[0032]圖4:具有溝槽-肖特基-勢皇-肖特基-二極管的第四實施方式的半導體裝置的簡化剖視圖。
【具體實施方式】
[0033]在不同的實施方式中，相同的附圖標記也用于所有圖中功能相當?shù)脑蛥⒘俊Ｔ谝韵碌拿枋鲋?，其中還部分地使用以下簡稱:
[0034]“TSBS”表示溝槽-肖特基-勢皇-肖特基-二極管，相當于已知的現(xiàn)有技術。
[0035]“TSBS-PN”表示具有集成PN二極管作為所謂的“箝位元件”的溝槽_肖特基_勢皇-肖特基-二極管，相當于已知的現(xiàn)有技術。
[0036]“TSBS-P”表示根據本發(fā)明的溝槽-肖特基-勢皇-肖特基-二極管，其中，在金屬層(金屬層4)和半導體體積(半導體體積12)之間布置由第二導電類型的第一半導體材料(半導體材料26)制成的層(“薄P層”)。
[0037]“TSBS-pN-p”表示根據本發(fā)明的溝槽-肖特基-勢皇-肖特基-二極管，其中，對實施方式“TSBS-P”補充地，存在作為箝位元件的集成PN 二極管。
[0038]圖1示出具有溝槽-肖特基-勢皇-肖特基-二極管的半導體裝置10的第一實施方式(TSBS-P)，其具有:第一導電類型的半導體體積12，所述半導體體積12具有敷設有金屬層14的第一側16以及當前兩個在第一側16中延伸并且至少部分地填充有金屬的槽溝18。
[0039]在此，槽溝18的深度42相應地是大約2微米。在半導體裝置10的另外實施方式中，溝槽18的深度42可以是在I微米與4微米之間。該槽溝18的深度42與相應兩個槽溝18之間的凈間距46的比例大約是2。在半導體裝置10的另外實施方式中，該比例也能夠小于2或大于2。
[0040]當前，槽溝18相應地具有兩個相對于槽溝18的(在圖1中豎直定義的)深度42上下相疊布置的金屬層面20和22，其中，上面的金屬層面20構成金屬層14的區(qū)段，借助于該區(qū)段敷設第一導電類型的半導體體積12的第一側16。這些金屬層面20和22優(yōu)選包括不同的金屬。在此，當前對應于金屬層14的上面的金屬層面20的電勢階躍(肖特基勢皇)的高度小于布置在其下方的金屬層面22的電勢階躍(肖特基勢皇)的高度。在上面的金屬層14之上，能夠存在未示出的另外的金屬層，它們例如構成能焊接的表面。
[0041]此外，在圖1中還能夠看出:敷設有金屬層14的第一側16的位于槽溝18旁的區(qū)域24通過位于金屬層14和半導體體積12之間的、由第二導電類型的第一半導體材料制成的層16分離。所述由第一半導體材料制成的層26是相對薄的。當前，層26具有大約10納米至大約500納米的層厚度。例如，該層厚度大約為70納米。在此，第二導電類型的半導體材料的摻雜濃度為每立方厘米約116個原子至每立方厘米約117個原子。
[0042]如進一步能看出的那樣，槽溝18完全以金屬層面20和22的金屬填充。替代地，槽溝18也能夠不完全以金屬填充。僅僅需要確保:槽溝18的壁面以及槽溝18的相應底部38連貫地與金屬層面20和/或22接觸。
[0043]半導體體積12的、與敷設有金屬層14的第一側16背離地相對置的第二側30敷設有導電的接觸材料28。在此，半導體體積12的與接觸材料28鄰接的部分體積34與其余的半導體體積12相比更強地摻雜。優(yōu)選地，該導電的接觸材料28是金屬。接觸材料28又能夠包括多個彼此上下相疊的金屬層。
[0044]半導體裝置10至少部分地借助外延方法和/或借助蝕刻方法和/或借助離子注入方法來制造。用于制造半導體結構的這樣的方法是在現(xiàn)有技術中普遍已知的。
[0045]在半導體裝置10的一種實施方式中，所述第一導電類型對應于η型摻雜的半導體材料，并且所述第二導電類型對應于P型摻雜的半導體材料。金屬層14是肖特基-接觸部的一部分并且在這種情況下是陽極電極。相應地，接觸材料28構成所屬的陰極電極。
[0046]在半導體裝置10的另一實施方式中，第一導電類型對應于P型摻雜的半導體材料并且第二導電類型對應于η型摻雜的半導體材料。
[0047]當前，半導體裝置10基本上由硅材料制成。在另外的實施方式中，半導體裝置10由硅碳材料和/或硅鍺材料和/或鎵砷材料制成。
[0048]此外，圖1示出多個通過箭頭或雙向箭頭表示的、半導體裝置10的另外的尺度，其以槽溝18的寬度44、在圖中下方的金屬層面22的厚度或者或深度尺度48、上面的金屬層面20的厚度或者深度尺度50以及由第二導電類型的第一半導體材料26制成的層的厚度或者深度尺度52的形式。
[0049]圖2示出半導體裝置10的第二實施方式(TSBS-PN-P)。作為對圖1的實施方式的補充，在圖2中，槽溝18的底部38的區(qū)域36填充有第二半導體材料40，其中，第二半導體材料40具有第二導電類型。該區(qū)域36具有同樣通過雙向箭頭表示的深度尺度54。
[0050]借助第二導電類型的第二半導體材料40以及在附圖中在其下方布置的、第一導電類型的半導體體積12得到PN 二極管。該PN 二極管與根據本發(fā)明的溝槽-肖特基-勢皇-肖特基-二極管并聯(lián)電連接。尤其是可以如此實施半導體體積12的摻雜，使得當在導通方向上以高電流來運行半導體裝置10時，能夠實現(xiàn)載流子的高注入。
[0051]半導體裝置10當前如此相對于尺度、材料和摻雜來進行尺寸確定，使得PN二極管的擊穿電壓小于借助金屬層14、借助由第二導電類型的第一半導體材料26所制成的層以及借助第一導電類型的半導體體積12所構成的溝槽-肖特基-勢皇-肖特基-二極管的擊穿電壓。
[0052]在半導體裝置10的一種實施方式中，第二半導體材料40是多晶半導體材料。在這種情況下，槽溝18的底部38借助離子注入、例如借助化學元素硼從第一導電類型轉變成第二導電類型。通過這種方式，同樣得到PN 二極管。
[0053]如圖2所示，TSBS-PN-P由以下構成:η+襯底(部分體積34)、η-外延層(半導體體積12)、至少兩個蝕刻入η-外延層中的槽溝18(英語:trench)以及在芯片(半導體裝置10)的第二側30(“背側”)處作為歐姆接觸部或者陰極電極的金屬層(導電的接觸材料28)。
[0054]槽溝18的下面區(qū)域36根據圖2中表示的深度尺度54以P型摻雜的半導體材料40(例如P-硅)或者多晶-半導體材料(例如多晶硅)來填充。槽溝18然后以下面的金屬(金屬層面22)根據深度尺度48來填充，以至P型摻雜第二半導體材料40的歐姆接觸部(尤其是P型摻雜硅或者多晶硅)以及以至半導體體積12的肖特基-接觸部(η-外延層)并且接著以上面的金屬(金屬層面20)來覆蓋。上面的金屬根據深度尺度50填充了槽溝18的一部分，具有至η-外延層的肖特基-接觸部，并且如下面的金屬那樣同樣用作陽極電極。尤其是，如此選擇η-外延層的摻雜，使得當在導通方向上以高電流來運行時，在其中存在高注入。
[0055]如在TSBS_P(參見圖1)的情況下那樣，薄的P層(第二導電類型的第一半導體材料26)根據摻雜濃度“Np-”直接位于肖特基-接觸部(金屬層14)下方。在此，半導體裝置10的第一側16上的金屬層14并非像現(xiàn)有技術中所預先知道的TSBS-PN那樣構成簡單的肖特基-接觸部，而是如圖2中能看到的那樣，構成“肖特基-接觸系統(tǒng)”。
[0056]TSBS-PN-P(圖2)與TSBS-P(圖1)相比優(yōu)點是集成PN 二極管的附加箝位功能以及與此關聯(lián)的穩(wěn)健性。限制電壓的箝位功能由以下得到:PN 二極管的擊穿電壓小于肖特基-二極管的擊穿電壓。如同將TSBS-PN與TSBS相比時那樣，相對于現(xiàn)有技術，得到了相對的改善(具有PN/沒有PN)。
[0057]不僅在根據圖1的TSBS-P中而且在根據圖2的TSBS-PN-P中，區(qū)域24不僅能夠存在于半導體體積12的“上側”處，而且其能夠(如進一步向下在圖3和4中還要示出的那樣)附加地還布置在相應的壁區(qū)段56處和/或布置在槽溝18的相應底部38處。
[0058]不僅TSBS-P(圖1)而且TSPS-PN-P(圖2)能夠在根據本發(fā)明的半導體裝置10的邊緣區(qū)域中還具有附加結構，用于減少邊緣場強度。所述附加結構能夠例如是低摻雜的P-區(qū)域、場板或者類似的根據現(xiàn)有技術的結構。
[0059]為了在下文對功能方面進行描述，為簡單起見，將第一導電類型假設為相應的n-摻雜并且將第二導電類型假設為相應的P-摻雜。如上文已經描述的那樣，替代地，也能夠逆向實施相應的摻雜。這也適用于迄今為止參照附圖所描述的實施例。
[0060]如上文同樣部分地闡述的那樣，根據本發(fā)明的二極管的一個實施例包括電接觸材料28(陰極電極)，在其上構建的n+-襯底作為部分體積34，在其上構建的η-外延層(即以外延方式構建的半導體材料)作為部分體積34，作為對半導體體積12的補充的、此處本征的半導體材料、優(yōu)選至少兩個在η-外延層中通過蝕刻實現(xiàn)的槽溝18(英語:“trench”)，以及金屬層14作為肖特基-接觸部的一部分或者作為在半導體裝置10的第一側16處的陽極電極。在制造時，槽溝18優(yōu)選首先以第一、在圖1的圖示中在下面的金屬層面22(下文也稱為“第一金屬”或稱為“下面的金屬”)來填充，直至可預給定的深度48，并且接著以第二金屬層面20(下文也稱為“第二金屬”或者稱為“上面的金屬”)來覆蓋。第二金屬層面20填充槽溝18優(yōu)選直至槽溝18的上邊緣。
[0061]優(yōu)選如此選擇第一金屬和第二金屬，使得與第一金屬相比，第二金屬擁有更小的勢皇高度。因而，從電方面看，TSBS是具有不同勢皇高度的兩個肖特基二極管的組合:具有在作為陽極的第一金屬和作為陰極的η-外延層之間的肖特基勢皇的第一肖特基二極管，以及具有在作為陽極的第二金屬與作為陰極的η-外延層之間的肖特基勢皇的第二肖特基二極管。
[0062]當兩種金屬的勢皇高度明顯不同時，當在流動方向(“導通方向”)上運行時，電流流動，主要至具有較低勢皇的上面的金屬，其中，該電流也流經槽溝18的相應側向壁區(qū)段。因而在TSBS的情況下，在流動方向上的電流流動的有效面積相對大。
[0063]在截止方向上，第一金屬借助其較大的勢皇高度引起空間電荷區(qū)的較大延展?？臻g電荷區(qū)隨著電壓升高而延展并且在小于TSBS擊穿電壓的電壓下在兩個直接相鄰的槽溝18之間的區(qū)域中心碰撞。由此屏蔽引起高截止電流的肖特基效應并且降低截止電流。該屏蔽效應與如下強相關:結構參數(shù)(例如槽溝18的深度42)、槽溝18之間的凈間距46、槽溝18的寬度44以及第一金屬的層厚度。只要槽溝18的深度42明顯大于所述凈間距46，則空間電荷區(qū)在槽溝18之間的所謂“臺面區(qū)域(Mensa-Bereich)”中的延展是準一維的。
[0064]TSBS的優(yōu)點是兩種金屬的組合，其能夠關于對導通電壓以及屏蔽性能的需求而實現(xiàn)構造的一定分離。導通電壓和截止電流的起始值當前受第二金屬(所述第二金屬具有相對低的勢皇)影響。第二金屬的層厚度越大，則導通電壓越低并且截止電流的起始值越高。
[0065]另一方面，第一金屬(所述第一金屬具有相對高的勢皇)確定截止電流的電壓相關性以及在高截止電流情況下的擊穿電壓和電流分布。因而，通過組合兩種金屬，TSBS提供了優(yōu)化可能性。不僅兩種金屬的相應層厚度而且勢皇高度在此都能夠作為參數(shù)被預給定。
[0066]當(如更上面已經描述的那樣)PN二極管集成在半導體裝置10中時，能夠改進這樣實施的二極管，所述PN 二極管與肖特基二極管電并聯(lián)地起作用。在此，尤其能夠進行所謂的“空穴注入”。該二極管接下來首先表示為“TSBS-PN”。
[0067]TSBS-PN同樣包括n+-襯底、η-外延層、至少兩個蝕刻入η-外延層的槽溝18以及在半導體裝置10的第二側30處(在圖示中下側、背側)的導電的接觸材料28，其中，得到歐姆接觸部和/或陰極電極。槽溝18的下面區(qū)域以P型摻雜硅或者多晶硅填充直至第一高度(高度尺度54)。槽溝18然后以具有相應層厚度的第一金屬填充，其中，第一金屬具有至P-摻雜硅或者至多晶硅的歐姆接觸部。此外，第一金屬構成至η-外延層的肖特基-接觸部并且因而同時是陽極電極的一部分。此外，第一金屬以第二金屬覆蓋。第二金屬填充槽溝18優(yōu)選至少直到槽溝18的上邊緣。此外，在第一側16的與槽溝18鄰接的區(qū)域中，第二金屬同樣構成至η-外延層的肖特基-接觸部并且同樣用作陽極電極的一部分。
[0068]從電方面看，所示出的TSBS-PN是具有不同勢皇高度的兩個肖特基二極管以及具有在槽溝18的底部38處布置的、作為陽極的“P-池”和作為陰極的η-外延層的PN二極管的組合。尤其是，如此選擇η-外延層的摻雜，使得當在導通方向上以高電流運行時，在其中能夠實現(xiàn)載流子的高注入。
[0069]在TSBS-PN中，電流首先在導通方向(相當于沒有PN二極管的TSBS)上流動，也就是說，在首先在流動方向上相對小的電壓的情況下僅僅通過上面的金屬層面20的肖特基二極管。隨著電流增加，導通電流也越來越多地通過PN-結，并且必要時也通過下面的金屬層面22的肖特基二極管，更確切地說，與相應的勢皇高度相關。
[0070]因此，TSBS-PN具有溝槽結構，其具有并聯(lián)連接的肖特基二極管和PN二極管。該組合引起:在導通運行時，載流子濃度在弱摻雜的區(qū)域中遠高于在肖特基二極管中，但是明顯低于例如在PiN-二極管中。由此實現(xiàn)一方面導通電壓與另一方面開關損耗之間的優(yōu)化。
[0071]在截止方向上，不僅在肖特基勢皇的情況下而且在PN-結處構造空間電荷區(qū)。該屏蔽效應與結構參數(shù)強相關，尤其與槽溝18之間的凈間距46、槽溝18的寬度44或者所述P-池的寬度、P-摻雜硅或者多晶硅的相應成比例的層厚度(根據P-池的層厚度)，以及第一金屬的層厚度相關。
[0072]通過PN二極管的集成“箝位功能”，TSBS-PN附加提供相對高的穩(wěn)健性。PN 二極管的擊穿電壓(BV_pn)如此設計，使得BV_pn低于肖特基二極管的擊穿電壓(BV_schottky)。擊穿優(yōu)選在槽溝底部處發(fā)生并且TSBS-PN的擊穿電壓由BV_pn確定。因而，在肖特基-接觸部附近不存在高的場強并且擊穿運行中的截止電流然后僅僅流經PN-結并且沒有如同對于TSBS那樣流經肖特基-接觸部。因而，TSBS-PN擁有與PN 二極管相當?shù)姆€(wěn)健性。因而，TSBS-PN例如也很適合于齊納二極管。然而，盡管如此，如同在TSBS中那樣，肖特基二極管的特征仍部分繼續(xù)存在。TSBS-PN的泄露電流、尤其在高溫下的泄露電流與PiN 二極管相比明顯更高。
[0073]根據本發(fā)明，通過如下方式得到溝槽-肖特基-勢皇-肖特基-二極管的明顯改進(如更上面已經描述的那樣):槽溝18的至少一個壁區(qū)段56(參見圖3和4)和/或敷設有金屬層14的第一側16的位于槽溝18旁的至少一個區(qū)域24通過位于金屬層14和半導體體積12之間的、由第二導電類型的第一半導體材料26制成的、位于區(qū)域24中的層分離(“TSBS-P”或者“TSBS-PN-P” )。在此例如與傳統(tǒng)的PiN-功率-二極管相比，在相對低的導通電壓情況下能夠得到明顯更低的開關損耗，并且與TSBS和/或TSBS-PN相比，在相當?shù)膶妷汉烷_關損耗下，能夠得到明顯更低的截止電流。
[0074]此外，由第二導電類型(例如具有摻雜濃度“Np-”)的第一半導體材料26制成的相對薄的P層直接在(最上面的)金屬層14(其構成肖特基-接觸部)下方提供肖特基-接觸部的附加屏蔽。由此能夠明顯降低截止電流，尤其是高溫下，其中，導通電壓以及開關損耗保持相對小?？傮w上，由于薄P層，根據本發(fā)明的溝槽-肖特基-勢皇-肖特基-二極管不僅僅構成簡單的肖特基-接觸部，而且構成“肖特基-接觸系統(tǒng)”。
[0075]注釋:在此通常，用單數(shù)提及“薄P層”，以便指明，在相應的電流通路中僅僅恰好一個這種薄P層通過電流。在此應當理解，根據本發(fā)明的半導體裝置10、尤其是以槽溝18為條件優(yōu)選具有多個此類薄P層(并聯(lián))，其因此通過一個槽溝18或者通過多個槽溝18相互分離。
[0076]示例1:如果相對厚地實施并且相對強地摻雜所提及的由第二導電類型的第一半導體材料26制成的薄的P層，則近乎完全屏蔽所述肖特基-接觸部。在根據本發(fā)明的半導體裝置10的第一側16(“前側”)上的上面的金屬層14與薄P層一起構成歐姆接觸部。所得到的、相疊布置的層的序列(即上面的金屬層14、薄P層(半導體材料26)、n-外延層以及n+襯底類似于PiN-二極管起作用。在此，在該示例中，雖然得到相對低的截止電流，然而，在電流密度小時也得到相對高的導通電壓以及相對高的開關損耗。
[0077]示例2:然而，如果特別薄地實施并且足夠弱地摻雜薄的P層，則用于肖特基-接觸部的薄的P層幾乎完全透明。半導體裝置10的第一側16( “前側”)上的金屬層14與層序列“金屬層14/薄P層(半導體材料26)/n-外延層(半導體體積12)”構成肖特基-接觸部。層序列“金屬層14/薄P層(半導體材料26)/n-外延層(半導體體積12 )/n+_襯底(部分體積34)”在此相當于肖特基二極管起作用。在此，得到相對高的截止電流、高電流密度下相對高的導通電壓以及相對小的開關損耗。
[0078]當前，如果薄P層對于少數(shù)載流子、在P-發(fā)射極的該情況下對于電子而言是可透過的，則所述薄P層稱為透明的。此外，一方面，該肖特基接觸系統(tǒng)的勢皇(包括薄P層在內)通過薄P層的摻雜濃度以及厚度(深度尺度52)確定地必須足夠低且薄，以便肖特基-接觸部的電子能夠注入到半導體材料26中或者半導體體積12(例如硅)中。另一方面，幾乎不允許少數(shù)載流子(電子)在其路徑上通過薄的P層重新組合，也就是說，電子的迀移時間必須比其少數(shù)載流子壽命小許多。
[0079]示例3:如果薄P層的厚度和摻雜濃度以合適的(根據本發(fā)明的)方式來設計，則能夠預給定和/或優(yōu)化重要特征參量，例如高電流密度下的導通電壓、截止電流以及開關損耗。在該情況下，層序列“金屬層14/薄P層(半導體材料26)/n-外延層(半導體體積12)/n+-襯底(部分體積34)”如同具有部分透明P層的肖特基二極管那樣起作用。用于P層的優(yōu)化參數(shù)是其層厚度(深度尺度54)以及其摻雜濃度“Np-”。
[0080]尤其是，本發(fā)明能夠實現(xiàn):通過直接在肖特基-接觸部下方產生薄P層，來明顯降低截止電流、尤其是在高溫下，而同時對導通電壓和開關損耗不具有顯著影響。也就是說，一方面，P層優(yōu)選應如此薄并且如此弱地摻雜，使得在導通運行中幾乎不發(fā)生P層的空穴注入和/或僅僅發(fā)生P層的少量空穴注入，并且因而載流子分布基本上對應于TSBS。另一方面，就是說，薄P層應相對厚地實施并且相對強地摻雜，以便在截止方向上至少部分地屏蔽肖特基-接觸部。因而，根據應用需求，如更上面已經描述的那樣，P層實施成具有在10納米至500納米范圍內的厚度以及在每立方厘米體積116至117范圍內的摻雜濃度。
[0081 ]如同樣在更上面所描述的那樣，本發(fā)明也包括TSBS-PN 二極管，其在下文中由于根據本發(fā)明的薄P層而稱為“TSBS-PN-P” (溝槽-肖特基-勢皇-肖特基二極管，其具有作為箝位元件的集成PN 二極管、具有直接在肖特基-接觸部下方的薄P層)。
[0082]與更上面所描述的1383-產-二極管相當，對于1383^產二極管也得到:直接在(最上面的)金屬層14(其構成肖特基-接觸部)下方布置的第二導電類型的第一半導體材料26(例如具有摻雜濃度“Np-”)所制成的相對薄的P層。相應地，由于薄P層，根據本發(fā)明的TSBS-PN-P-二極管也不是僅僅構成簡單的肖特基-接觸部，而是構成“肖特基接觸系統(tǒng)”。
[0083]接下來，概括地列舉和/或重復根據本發(fā)明的優(yōu)點:
[0084]與常規(guī)高電壓-肖特基二極管相比:
[0085]-在高電流密度的區(qū)域中特別低的導通電壓是可能的，原因在于，通過高注入而大大提高了弱摻雜區(qū)域的導電性。在實施方式“TSBS-P”中，這通過直接在肖特基-接觸部下方的薄P層來得到。在實施方式“TSBS-PN-P”中，這附加地通過集成PN二極管來得到。
[0086]-相對低的泄露電流，通過借助于溝槽-結構結合直接在肖特基-接觸部下方的薄P層來屏蔽肖特基-效應。此外，對于實施方式“TSBS-PN-P”，通過PN 二極管的箝位功能得到相對高的穩(wěn)健性。
[0087]與傳統(tǒng)高電壓-PiN-二極管相比:
[0088]-相對低的導通電壓直至高的電流密度，借助肖特基-接觸部的合適勢皇高度結合高電流密度下的高注入。
[0089]-相對小的關斷損耗，原因在于，在導通運行中，通過肖特基-接觸系統(tǒng)(肖特基-接觸部結合直接在肖特基-接觸部下方的薄P層)少量的載流子在弱摻雜的區(qū)域中被注入和存儲。
[0090]與來自現(xiàn)有技術的另一解決方案(所謂的“7令-SBD”-二極管)相比
[0091]-在高電流密度下通過較強高注入實現(xiàn)較低的導通電壓。通過對肖特基-效應的有效屏蔽而得到的較低泄露電流。
[0092]與沒有薄P層直接位于肖特基-接觸部下方的傳統(tǒng)TSBS和TSBS-PN相比:
[0093]-實施方式TSBS-P能夠實現(xiàn)特別低的泄漏電流，以及高電流密度下、在略微更高的關斷損耗下較小的導通電壓。
[0094]-實施方式TSBS-PN-P能夠在幾乎相同的導通電壓下、在高電流密度和幾乎相同的關斷損耗下實現(xiàn)特別低的泄漏電流。
[0095]在圖3和圖4中示出根據本發(fā)明的半導體裝置10的其他實施方式。與根據圖1的實施方式不同，在圖3的實施方式中，第二導電類型的(相對薄的)第一半導體材料26附加地至少逐區(qū)域地布置在槽溝18的至少一個壁區(qū)段56處直至預給定的深度(沒有附圖標記)。
[0096]在圖4的實施方式中，第一半導體材料26附加地布置在槽溝18的相應整個壁面處以及在槽溝18的底部38處。因而，在圖4中，金屬層14和/或金屬層面20和22分別直接與第一半導體材料26鄰接，然而未直接與半導體體積12鄰接。
【主權項】
1.一種具有溝槽-肖特基-勢皇-肖特基-二極管的半導體裝置(10)，其具有:第一導電類型的半導體體積(12)，所述半導體體積(12)具有敷設有金屬層(14)的第一側(16)以及至少一個在所述第一側(16)中延伸并且至少部分地填充有金屬的槽溝(18)，其特征在于，所述槽溝(18)的至少一個壁區(qū)段(56)和/或敷設有所述金屬層(14)的第一側(16)的位于所述槽溝(18)旁的至少一個區(qū)域(24)具有位于所述金屬層(14)和所述半導體體積(12)之間的、由第二導電類型的第一半導體材料制成的層(26)。2.根據權利要求1所述的半導體裝置(10)，其中，所述半導體體積(12)具有至少兩個槽溝(18)。3.根據權利要求1或2所述的半導體裝置(10)， 其中，所述第二導電類型的第一半導體材料(26)具有大約10納米至大約500納米的層厚度。4.根據權利要求1至3中任一項所述的半導體裝置(10)，其中，所述第二導電類型的第一半導體材料(26)的摻雜濃度為每立方厘米體積大約116個原子至每立方厘米體積大約117個原子。5.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述至少一個槽溝(18)的底部(38)的區(qū)域(36)填充有第二半導體材料(40)，其中，所述第二半導體材料(40)是多晶半導體材料或者所述第二導電類型的半導體材料。6.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述至少部分地填充有金屬的槽溝(18)具有至少兩個相對于所述槽溝(18)的深度(42)上下相疊布置的金屬層面(20，22)，其中，上面的金屬層面(20)構成所述金屬層(14)的一個區(qū)段，借助于所述區(qū)段敷設所述第一導電類型的半導體體積(12)的第一側(16)，其中，所述金屬層面(20，22)優(yōu)選包括不同的金屬。7.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述至少一個槽溝(18)完全以至少一種金屬填充。8.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述半導體體積(12)的、與敷設有所述金屬層(14)的第一側(16)背離地相對置的第二側(30)敷設有導電的接觸材料(28)，其中，所述半導體體積(12)的與所述接觸材料(28)鄰接的部分體積(34)與其余的半導體體積(12)相比更強地摻雜。9.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述半導體裝置(10)至少部分地借助外延方法和/或借助蝕刻方法和/或借助離子注入方法來制造。10.根據權利要求6-9中至少一項所述的半導體裝置(10)，其中，對應于所述金屬層(14)的上面的金屬層面(20)的電勢階躍、肖特基勢皇的高度小于布置在其下方的金屬層面(22)的電勢階躍、肖特基勢皇的高度。11.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述至少一個槽溝(18)的深度(42)為I微米至4微米，優(yōu)選大約2微米。12.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述槽溝(18)的深度(42)與相應兩個槽溝之間的凈間距(46)的比例大于等于大約2。13.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述第一導電類型對應于η型摻雜的半導體材料，并且所述第二導電類型對應于P型摻雜的半導體材料。14.根據權利要求1-12中至少一項所述的半導體裝置(10)，其中，所述第一導電類型對應于P型摻雜的半導體材料，并且所述第二導電類型對應于η型摻雜的半導體材料。15.根據以上權利要求中至少一項所述的半導體裝置(10)，其中，所述半導體裝置(10)包括硅材料和/或硅碳材料和/或硅鍺材料和/或鎵砷材料。
【文檔編號】H01L29/872GK105957901SQ201610130285
【公開日】2016年9月21日
【申請日】2016年3月8日
【發(fā)明人】N·曲, A·格拉赫
【申請人】羅伯特·博世有限公司