具有擴散勢壘區(qū)的晶體管的制作方法
【專利摘要】一種裝置包括基板。該裝置還包括形成在該基板的第一區(qū)域的表面上的擴散勢壘區(qū)。該擴散勢壘區(qū)是使用具有第一帶隙能量的第一材料形成的。該裝置進一步包括形成在該擴散勢壘區(qū)的表面上的溝道區(qū)。該溝道區(qū)是使用具有低于該第一帶隙能量的第二帶隙能量的第二材料形成的。該裝置進一步包括耦合到該基板的第一區(qū)域的背柵觸點。
【專利說明】具有擴散勢壘區(qū)的晶體管
[0001]相關(guān)申請的交叉引用
[0002]本申請要求共同擁有的于2013年12月9日提交的美國非臨時專利申請N0.14/100，760的優(yōu)先權(quán)，該非臨時專利申請的內(nèi)容通過援引全部明確納入于此。
[0003]題堡
[0004]本公開一般涉及晶體管。
[0005]相關(guān)技術(shù)描述
[0006]技術(shù)進步已產(chǎn)生越來越小且越來越強大的計算設備。例如，當前存在各種各樣的便攜式個人計算設備，包括較小、輕量且易于由用戶攜帶的無線計算設備，諸如便攜式無線電話、個人數(shù)字助理(PDA)以及尋呼設備。更具體地，便攜式無線電話(諸如蜂窩電話和網(wǎng)際協(xié)議(IP)電話)可通過無線網(wǎng)絡傳達語音和數(shù)據(jù)分組。此外，許多此類無線電話包括被納入于其中的其他類型的設備。例如，無線電話還可包括數(shù)碼相機、數(shù)碼攝像機、數(shù)字記錄器以及音頻文件播放器。同樣，此類無線電話可處理可執(zhí)行指令，包括可被用于訪問因特網(wǎng)的軟件應用，諸如web瀏覽器應用。如此，這些無線電話可包括顯著的計算能力。
[0007]移動設備(例如，智能電話、平板計算機、膝上型計算機等)可以使用晶體管(諸如金屬氧化物半導體場效應晶體管(MOSFET))實現(xiàn)。MOSFET的閾值電壓可以由MOSFET的摻雜部分根據(jù)超銳逆摻雜分布來控制。為了實現(xiàn)超銳逆摻雜分布，可以使用不同的摻雜濃度來摻雜溝道區(qū)(例如，直接在MOSFET的柵極下方的區(qū)域)和溝道下方的區(qū)域(“重摻雜區(qū)” )ο溝道區(qū)的高度可以變動以控制器件閾值電壓。例如，與重摻雜區(qū)的摻雜濃度相比，溝道區(qū)可以不摻雜或者可以具有較低摻雜濃度。然而，采用超銳逆摻雜分布的常規(guī)娃MOSFET可能不具有摻雜擴散勢皇區(qū)來降低從重摻雜區(qū)到溝道區(qū)的摻雜物擴散。由此，溝道區(qū)的寬度因摻雜物擴散而降低，導致可能不能獲得目標器件閾值電壓。
[0008]挺述
[0009]公開了降低基于超銳逆摻雜分布(例如，溝道區(qū)和在溝道區(qū)下方的區(qū)域使用不同摻雜濃度來摻雜)摻雜的MOSFET的摻雜物擴散的系統(tǒng)和方法。當MOSFET使用超銳逆摻雜分布制造時，所描述的技術(shù)可以使用擴散勢皇區(qū)來降低從重摻雜區(qū)到溝道區(qū)的摻雜物擴散。擴散勢皇區(qū)可以使用II1-V族復合物(例如，使用周期表中III組和V組中的元素形成的復合材料)或I1-VI族復合物(例如，使用周期表中II組和VI組元素形成的復合材料)形成。例如，擴散勢皇區(qū)可以使用砷化鋁(AlAs)形成。作為另一示例，擴散勢皇區(qū)可以使用砷化銦鋁(InAlAs)形成。由此，與不具有擴散勢皇區(qū)的基于超銳逆摻雜分布來摻雜的娃MOSFET相比，摻雜物擴散可以被降低。
[0010]在特定實施例中，一種裝置包括基板以及形成在該基板的第一區(qū)域的表面上的擴散勢皇區(qū)。該擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的。該裝置還包括形成在該擴散勢皇區(qū)的表面上的溝道區(qū)。該溝道區(qū)是使用具有低于該第一帶隙能量的第二帶隙能量的第二材料形成的。該裝置進一步包括耦合到該基板的第一區(qū)域的背柵觸點。
[0011]在特定實施例中，一種方法包括在基板的重摻雜區(qū)的表面上形成擴散勢皇區(qū)。該擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的。該方法還包括在該擴散勢皇區(qū)的表面上形成溝道區(qū)。該溝道區(qū)是使用具有低于該第一帶隙能量的第二帶隙能量的第二材料形成的。該方法進一步包括蝕刻溝道區(qū)的特定區(qū)域以形成源極區(qū)和漏極區(qū)。
[0012]由至少一個所公開的實施例提供的一個特定優(yōu)點在于制造具有降低的摻雜物擴散的采用超銳逆摻雜分布的MOSFET的能力。本公開的其他方面、優(yōu)點和特征將在閱讀了整個申請后變得明了，整個申請包括下述章節(jié):附圖簡述、詳細描述以及權(quán)利要求書。
[0013]附圖簡述
[0014]圖1是解說具有擴散勢皇區(qū)的平面金屬氧化物半導體場效應晶體管(MOSFET)的特定實施例的示圖；
[0015]圖2是解說平面配置的具有擴散勢皇區(qū)的平面MOSFET的另一特定實施例的示圖；
[0016]圖3是解說制造具有擴散勢皇區(qū)的平面MOSFET的后柵極工藝的一部分的特定實施例的示圖；
[0017]圖4是解說制造具有擴散勢皇區(qū)的平面MOSFET的先柵極工藝的一部分的特定實施例的示圖；
[0018]圖5是解說制造具有擴散勢皇區(qū)的平面MOSFET的淺溝槽隔離阻擋件的工藝的一部分的特定實施例的示圖；
[0019]圖6是解說具有擴散勢皇區(qū)的鰭式場效應晶體管(FinFET)的特定實施例的示圖；
[0020]圖7是解說制造具有擴散勢皇區(qū)的FinFET的工藝的一部分的特定實施例的示圖；
[0021]圖8是解說制造具有擴散勢皇區(qū)的晶體管的方法的特定實施例的流程圖；
[0022]圖9是包括具有擴散勢皇區(qū)的晶體管的通信設備的特定實施例的示圖；以及
[0023]圖10是解說用以制造包括具有擴散勢皇區(qū)的晶體管的電子設備的工藝的特定實施例的示圖。
[0024]詳細描述
[0025]圖1解說了具有擴散勢皇區(qū)108的平面金屬氧化物半導體場效應晶體管(MOSFET)102的特定實施例。MOSFET 102可包括基板104、重摻雜區(qū)106和擴散勢皇區(qū)108。重摻雜區(qū)106可以形成在基板104的區(qū)域中。重摻雜區(qū)106可以使用N型摻雜物或P型摻雜物來摻雜。重摻雜區(qū)106可具有第一摻雜濃度。基板104和重摻雜區(qū)106可以使用硅、II1-V族復合物或I1-VI族復合物來形成。作為一個示例，基板104和重摻雜區(qū)106可以使用砷化鎵(GaAs)來形成。作為另一示例，基板104和重摻雜區(qū)106可以使用砷化銦鎵(InGaAs)來形成。
[0026]層間介電(ILD)層140可以在擴散勢皇區(qū)108的表面上形成。MOSFET 102的多個組件可以位于ILD層140內(nèi)。例如，溝道區(qū)110可以形成在擴散勢皇區(qū)108的表面上。溝道區(qū)110可以使用II1-V族復合物或I1-VI族復合物形成。例如，溝道區(qū)110可以使用GaAs來形成。作為另一示例，溝道區(qū)110可以使用InGaAs來形成。溝道區(qū)110可以具有基于用以形成溝道區(qū)110的材料的帶隙能量。例如，當使用GaAs形成溝道區(qū)110時，溝道區(qū)110可以具有1.424電子伏特(eV)的帶隙能量。溝道區(qū)110可以是非摻雜的，或者具有低于第一摻雜濃度的第二摻雜濃度?？梢愿鶕?jù)特定超銳逆摻雜分布來形成溝道區(qū)110和重摻雜區(qū)106(例如，溝道區(qū)110和重摻雜區(qū)106根據(jù)不同摻雜濃度來摻雜)。
[0027]源極應變區(qū)112和漏極應變區(qū)114還可以位于ILD層140內(nèi)。源極應變區(qū)112和漏極應變區(qū)114可以形成在經(jīng)蝕刻工藝后的擴散勢皇區(qū)108的表面上。MOSFET 102可以進一步包括第一輕摻雜漏極(LDD)區(qū)116和第二 LDD區(qū)118。第一 LDD區(qū)116可以毗鄰于源極應變區(qū)112，并且第二 LDD區(qū)118可以毗鄰于漏極應變區(qū)114。
[0028]介電層120可以形成在溝道區(qū)110的表面上。介電層120可以覆蓋第一 LDD區(qū)116的區(qū)域、第二 LDD區(qū)118的區(qū)域、以及溝道區(qū)110的表面。金屬柵極122可以形成在介電層120的表面上。金屬柵極122可以毗鄰于第一分隔件124且毗鄰于第二分隔件126。第一有源或鰭式阻擋件132可以毗鄰于源極區(qū)112。第二有源或鰭式阻擋件134可以毗鄰于漏極區(qū)114。電容性膜層142可以形成在ILD層140的表面上，從而電容性膜層142紙鄰于金屬柵極122。第一觸點128可以形成在源極應變區(qū)112的表面上。第一觸點128可以延伸自源極應變區(qū)112并且通過電容性膜層142。第二觸點130可以形成在漏極應變區(qū)114的表面上。第二觸點130可以延伸自漏極應變區(qū)114并且通過電容性膜層142。
[0029]擴散勢皇區(qū)108可以形成在重摻雜區(qū)106的表面上。擴散勢皇區(qū)108可以使用II1-V族復合物形成。作為一個示例，擴散勢皇區(qū)108可以使用AlAs形成。作為另一示例，擴散勢皇區(qū)108可以使用InAlAs形成。其他示例性II1-V族復合物可包括磷化銦(InP)、銻化鋁(AlSb)、銻化鎵鋁(AlGaSb)、碲化鎘鋁(CdAlTe)、碲化鋅鎘(ZnCdTe)等。作為另一示例，擴散勢皇區(qū)108可以使用I1-VI族復合物形成。擴散勢皇區(qū)108可以具有基于用以形成擴散勢皇區(qū)108的材料的帶隙能量。例如，在使用AlAs形成擴散勢皇區(qū)108時。第一帶隙能量可以是2.16eVo
[0030]擴散勢皇區(qū)108可以在較低界面136和/或在較高界面138處陷住來自重摻雜區(qū)106的摻雜物。較低界面136可以是擴散勢皇區(qū)108紙鄰于重摻雜區(qū)106的表面。較高界面138可以是擴散勢皇區(qū)108紙鄰于MOSFET 102的溝道區(qū)110的另一表面。當使用硅形成重摻雜區(qū)
106時(例如，當基板104是硅基板時)，擴散勢皇區(qū)108可以在較高界面138處陷住來自重摻雜區(qū)106的摻雜物。當使用GaAs或InGaAs形成重摻雜區(qū)106時，擴散勢皇區(qū)108可以在較低界面136處陷住摻雜物。由此，與基于超銳逆摻雜分布制造但沒有擴散勢皇區(qū)的MOSFET相比，從重摻雜區(qū)106擴散到溝道區(qū)110中的摻雜物量可以被降低。
[0031]MOSFET 102還可包括耦合到重摻雜區(qū)106的背柵觸點144。背柵觸點144可以毗鄰于第一淺溝槽隔離(STI)146第一 STI 146可以將背柵觸點144與擴散勢皇區(qū)108隔離。背柵觸點144可以延伸自重摻雜區(qū)106且通過ILD層140和電容性膜層142。當電壓經(jīng)由背柵觸點144施加到重摻雜區(qū)106時，重摻雜區(qū)106可以用作MOSFET 102的背柵極(例如，第二柵極)。MOSFET 102的閾值電壓可以通過獨立地偏置金屬柵極122和重摻雜區(qū)106來控制。因為背柵極提供了對閾值電壓的附加程度的控制，所以與經(jīng)由單個柵極控制閾值電壓相比，使用重摻雜區(qū)106作為背柵極可以實現(xiàn)對閾值電壓的增強控制。由此，MOSFET 102可以提供增強閾值電壓控制和降低的摻雜物擴散。
[0032]在操作期間，閾值電壓可以被施加到金屬柵極122(例如，經(jīng)由柵極觸點)以導通MOSFET 102 ο電流從源極應變區(qū)122流到漏極應變區(qū)114。當MOSFET 102將被截止時，閾值電壓關(guān)斷，并且電流不從源極應變區(qū)112流到漏極應變區(qū)114。
[0033]圖2是解說具有擴散勢皇區(qū)的平面MOSFET202的另一特定實施例的示圖。MOSFET202可以基本上類似于圖1的MOSFET 102oM0SFET 202可包括MOSFET 102的所有組件。進一步，MOSFET 202可包括第二STI 204和第三STI 206。第二STI 204可毗鄰于第一STI 146。第二STI 204可以延伸自基板104并且通過重摻雜區(qū)106和擴散勢皇區(qū)108。第三STI 206可以毗鄰于第二有源或鰭式阻擋件134。第三STI 206可以延伸自基板104并且通過重摻雜區(qū)106和擴散勢皇區(qū)108。除了使用第一有源或鰭式阻擋件132和第二有源或鰭式阻擋件134來降低MOSFET 202的寄生泄漏之外，第二STI 204和第三STI 206可進一步降低MOSFET 202的寄生泄漏。[〇〇34]圖3是解說用以制造具有擴散勢皇區(qū)的平面MOSFET(例如，圖1的MOSFET 102)的后柵極工藝300(例如，MOSFET的柵極是在形成MOSFET的源極區(qū)和漏極區(qū)之后制造的)的一部分的特定實施例的示圖。在第一處理階段302,重摻雜區(qū)106可以經(jīng)由摻雜工藝形成在基板 104的區(qū)域中。N型摻雜物或P型摻雜物可以被注入到基板106的區(qū)域以形成重摻雜區(qū)106 A 型摻雜物或P型摻雜物可以根據(jù)第一摻雜濃度來注入。例如，第一摻雜濃度可以約為 lxl020l/cm2〇[〇〇35]擴散勢皇區(qū)108可以經(jīng)由外延生長形成在重摻雜區(qū)106的表面上。例如，II1-V族膜 (例如，AlAs膜、InAlAs膜等)可以通過使用低溫(例如，小于300攝氏度)外延生長工藝生長在重摻雜區(qū)106的表面上以形成擴散勢皇區(qū)108。使用低溫外延生長工藝與常規(guī)硅晶體管 (其中高溫(例如，大于500攝氏度)可以被用來在重摻雜區(qū)106的表面上形成溝道區(qū))相比可降低來自重摻雜區(qū)106的摻雜物擴散。溫度越高，越大量的摻雜物可從重摻雜區(qū)106擴散。膜層308可以經(jīng)由外延生長(例如，低溫外延生長工藝)形成在擴散勢皇區(qū)108的表面上。膜層 308可以由II1-V族復合物(例如，GaAs、InGaAs等)或I1-VI族復合物制成。膜層308可以是非摻雜的，或者可以具有低于第一摻雜濃度的第二摻雜濃度。此外，膜層308可以具有比擴散勢皇區(qū)108低的帶隙能量(例如，價電帶到傳導帶之間的能隙)，從而擴散勢皇區(qū)108可以用作重摻雜區(qū)106的摻雜物擴散勢皇區(qū)。在II1-V族和I1-VI族材料系統(tǒng)中，擴散勢皇區(qū)108的較高能帶隙可以幫助形成有效背柵。[〇〇36] 第一 STI 146可以經(jīng)由蝕刻工藝形成。例如，膜層308、擴散勢皇區(qū)108和重摻雜區(qū) 106的區(qū)域可以被蝕刻以形成溝槽。第一 STI 146可以經(jīng)由氧化膜沉積工藝和CMP工藝形成在溝槽中。[〇〇37]在第二處理階段304,(與二氧化硅相比)具有高介電常數(shù)(“高k”)的介電膜可以沉積在膜層308的表面上，并且被圖案化以形成介電層120。多晶硅膜可以沉積在介電層120的表面上，并且被圖案化以形成多晶硅柵極310 ADD注入物可以經(jīng)由暈狀注入工藝來注入到膜層308的區(qū)域。分隔件膜(例如，SiN膜)可以毗鄰于多晶硅柵極310和介電層120來沉積。分隔件膜可以被蝕刻以形成第一分隔件124和第二分隔件126。[〇〇38]同樣，在第二處理階段304,離子注入物可以被注入到膜層308的LDD注入?yún)^(qū)的區(qū)域。在將離子注入?yún)^(qū)退火之后，離子注入?yún)^(qū)可以被蝕刻，并且可以經(jīng)由外延生長工藝在經(jīng)蝕刻的區(qū)域上形成應力源以形成源極應變區(qū)112和漏極應變區(qū)114。也可以在源極區(qū)112和漏極區(qū)114上形成自對準多晶硅化物(未示出)。離子注入?yún)^(qū)之間的膜層308的區(qū)域可以成為溝道區(qū)110。源極應變區(qū)112和溝道區(qū)308之間的離子注入?yún)^(qū)的第一區(qū)域可以成為第一 LDD區(qū) 116。漏極應變區(qū)114和溝道區(qū)308之間的離子注入?yún)^(qū)的第二區(qū)可以成為第二LDD區(qū)118。膜層 308的第一邊緣區(qū)可以由源極應變區(qū)112定義以形成第一有源邊緣132。膜層308的第二邊緣區(qū)可以由漏極應變區(qū)114定義以形成有源邊緣134。[〇〇39] 在第三處理階段306，ILD膜可以沉積在擴散勢皇區(qū)108、有源邊緣132、134、源極應變區(qū)112、漏極應變區(qū)114、分隔件124、126和多晶硅柵極310的表面上以形成ILD層140?；瘜W機械平坦化(CMP)工藝可以被應用到ILD層140以暴露多晶硅柵極310的表面。多晶硅柵極310可以經(jīng)由蝕刻工藝來移除以形成分隔件124、126之間的溝槽。金屬膜可以沉積到溝槽中以形成金屬柵極122XMP工藝可以被應用于金屬柵極122的表面，從而該表面可以與ILD層 140的表面齊平。電容性膜可以沉積在ILD層140的表面和金屬柵極122的表面上以形成電容性膜層142。背柵觸點114可以經(jīng)由蝕刻工藝和金屬膜沉積工藝以及CMP形成。由此，圖1的 MOSFET 102可以使用后柵極工藝300形成。
[0040]圖4解說了用以制造具有擴散勢皇區(qū)的平面MOSFET (例如，圖1的MOSFET 102)的先柵極工藝400(例如，MOSFET的柵極是在形成MOSFET的源極區(qū)和漏極區(qū)之前制造的)的一部分的特定實施例。在第一處理階段402，介電膜(例如，高k介電膜)可以沉積在膜層(例如，圖 3的膜層308)的表面上以形成介電層120。金屬膜可以沉積在介電層120的表面上，并且被圖案化以形成金屬柵極122。同樣，第一 STI 146還可以經(jīng)由蝕刻工藝和氧化沉積以及CMP工藝形成。在第二處理階段404,在形成金屬柵極122之后，MOSFET 102的其他組件(例如，源極應變區(qū)112、漏極應變區(qū)114、溝道區(qū)110、分隔件124、126、有源邊緣132、134、LDD區(qū)116、118、觸點128、130、ILD層140、背柵觸點144和電容性膜層142)可以如參照圖3所描述的那樣形成。 由此，圖1的MOSFET 102可以使用先柵極工藝400形成。[〇〇41 ]圖5解說了用以制造具有擴散勢皇區(qū)的平面MOSFET(例如，圖2的MOSFET 202)的工藝500的一部分的特定實施例。在第一過程階段502,膜層506可以沉積在擴散勢皇區(qū)108的表面上。膜層506可以類似于圖3的膜層308。基板104、重摻雜區(qū)106、擴散勢皇區(qū)108、和膜層 506的區(qū)域可以被蝕刻以形成第一溝槽508和第二溝槽510。氧化膜可以沉積到溝槽508和 510中，并且CMP以形成STI 204、206。在第二處理階段504,當使用后柵極制造工藝時， MOSFET 202的其他組件(例如，金屬柵極112、源極應變區(qū)112、漏極應變區(qū)114、溝道區(qū)110、 分隔件124、126、有源邊緣132、134、LDD區(qū)116、118、觸點128、130、背柵觸點144和電容性膜層142)可以如參照圖3所描述的那樣形成。當使用先柵極制造工藝時，其他組件可以如參照圖4描述的那樣形成。由此，圖2的MOSFET 202可以使用工藝500形成。[〇〇42]圖6解說了具有擴散勢皇區(qū)的鰭式場效應晶體管(FinFET)602的特定實施例。 FinFET 602可以起到與圖1的MOSFET 102和/或圖2的MOSFET 202類似的功能，因為FinFET 602可以具有擴散勢皇區(qū)614以降低從重摻雜區(qū)606到溝道區(qū)616的摻雜物擴散。FinFET 602 可包括基板604和重摻雜區(qū)eoejinFET 602還可包括毗鄰于STI 610和612的鰭608。鰭608 可以形成為重摻雜區(qū)606的一部分。FinFET 602可進一步包括毗鄰于鰭608的擴散勢皇區(qū) 614和毗鄰于擴散勢皇區(qū)614的溝道區(qū)616。擴散勢皇區(qū)614可以基本上類似于圖1的擴散勢皇區(qū)108。溝道區(qū)616可以基本上類似于圖1的溝道區(qū)110。擴散勢皇區(qū)614可以降低從鰭608 到溝道區(qū)616的摻雜物擴散。[〇〇43] FinFET 602的介電層618可以毗鄰于溝道區(qū)616。介電層618可以使用具有高介電常數(shù)(“高k”)的材料形成。FinFET 602的金屬柵極620可以毗鄰于介電層618 JinFET 602可以進一步包括與金屬柵極620接觸的金屬柵極觸點622 JinFET 602可進一步包括延伸自重摻雜區(qū)606的背柵觸點624。當電壓經(jīng)由背柵觸點624施加到重摻雜區(qū)606時，重摻雜區(qū)606可以用作FinFET 602的第二柵極(例如，背柵hFinFET 602可進一步包括與金屬柵極觸點622 接觸的氧化層626、源極區(qū)(未示出)和漏極區(qū)(未示出)。[〇〇44]圖7解說了用以制造具有擴散勢皇區(qū)的FinFET(例如，圖6的FinFET 602)的工藝700的一部分的特定實施例。在第一處理階段702,重摻雜區(qū)606可以經(jīng)由摻雜工藝形成在基板604的區(qū)域中。基板604和重摻雜區(qū)606可以使用硅、II1-V族復合物或I1-VI族復合物來形成。作為一個示例，基板604和重摻雜區(qū)606可以使用砷化鎵(GaAs)來形成。作為另一示例， 基板604和重摻雜區(qū)606可以使用砷化銦鎵(InGaAs)來形成。N型摻雜物或P型摻雜物可以被注入到基板604的區(qū)域以形成重摻雜區(qū)606』型摻雜物或P型摻雜物可以根據(jù)第一摻雜濃度來注入。重摻雜區(qū)606的區(qū)域可以被蝕刻以形成溝槽。氧化膜可以沉積到溝槽中以形成STI 區(qū)708和710 ATI區(qū)708和710以及重摻雜區(qū)606的表面可以經(jīng)由化學機械平坦化(CMP)工藝而被平坦化。[〇〇45] 在第二處理階段704，STI區(qū)708和710可以被蝕刻以形成STI 610和612以及鰭608。 擴散勢皇區(qū)614可以經(jīng)由外延生長而形成在鰭608的表面上。擴散勢皇區(qū)614可以使用和圖1 的擴散勢皇區(qū)108相同的材料形成。溝道區(qū)616可以經(jīng)由外延生長而形成在擴散勢皇區(qū)614 的表面上。溝道區(qū)616可以使用和圖1的溝道區(qū)110相同的材料形成。在形成溝道區(qū)616之后， 介電層618可以經(jīng)由沉積形成在溝道區(qū)616的表面上。金屬柵極620可以形成在介電層618的表面上。[〇〇46] 在第三處理階段706,介電膜可以沉積在金屬柵極620、介電層618、重摻雜區(qū)606和 STI 610與612的表面上以形成氧化層626。介電層626的頂面可以經(jīng)由CMP工藝來平坦化。介電層626的區(qū)域可以被蝕刻以形成第一溝槽。金屬膜可以沉積到第一溝槽中以形成金屬柵極觸點622。氧化層626、STI 612和重摻雜區(qū)606的區(qū)域可以被蝕刻以形成第二溝槽。金屬膜可以沉積到第二溝槽中以形成背柵觸點624。源極區(qū)(未示出)和漏極區(qū)(未示出)還可以在第三處理階段706形成。關(guān)于圖6,源極區(qū)和漏極區(qū)可以垂直于圖6所解說的器件的平面。源極區(qū)和漏極區(qū)可以形成在鰭602處。源極區(qū)和漏極區(qū)可以被蝕刻，并且可以從FinFET 602形成應力源。由此，圖6的FinFET 602可以使用工藝700形成。[〇〇47] 圖8是解說制造具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202或圖6的FinFET 602)的方法800的特定實施例。在802,方法800包括在基板的重摻雜區(qū)的表面上形成擴散勢皇區(qū)，其中擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的。 例如，參見圖3,擴散勢皇區(qū)108可以經(jīng)由外延生長形成在重摻雜區(qū)106的表面上。在804,方法800還包括在擴散勢皇區(qū)的表面上形成溝道區(qū)，其中溝道區(qū)使用具有低于第一帶隙能量的第二帶隙能量的第二材料形成。例如，參見圖3,離子注入?yún)^(qū)之間的膜層308的區(qū)域可以成為溝道區(qū)110。在806,方法800進一步包括蝕刻溝道區(qū)的特定區(qū)域以形成源極區(qū)和漏極區(qū)。 例如，參見圖3,在將離子注入?yún)^(qū)退火之后，離子注入?yún)^(qū)可以被蝕刻，并且可以經(jīng)由外延生長工藝在經(jīng)蝕刻的區(qū)域上形成應力源以形成源極應變區(qū)112和漏極應變區(qū)114。在特定實施例中，方法800進一步包括形成耦合到重摻雜區(qū)的背柵觸點。例如，參見圖3,背柵觸點144可以經(jīng)由蝕刻工藝形成。[〇〇48]在另一特定實施例中，方法800進一步包括在溝道區(qū)的表面上形成介電層。例如， 參見圖3，ILD膜可以沉積在擴散勢皇區(qū)108、有源邊緣132、134、源極應變區(qū)112、漏極應變區(qū) 114、分隔件124、126和多晶硅柵極310的表面上以形成ILD層140。方法800進一步包括在介電層的表面上形成金屬柵極。例如，參見圖4,介電膜(例如，高k介電膜)可以沉積在膜層(例如，圖3的膜層308)的表面上以形成介電層120。金屬膜可以沉積在介電層120的表面上，并且被圖案化以形成金屬柵極122。方法800進一步包括在基板的第一表面上形成第一淺溝槽隔離(STI)區(qū)，以及在基板的第二表面上形成第二STI區(qū)，其中該第一STI區(qū)和第二STI區(qū)經(jīng)由蝕刻工藝形成，并且其中第一 STI區(qū)毗鄰于源極區(qū)并且第二STI區(qū)毗鄰于漏極區(qū)。例如，參見圖5,基板104、重摻雜區(qū)106、擴散勢皇區(qū)108、和膜層506的區(qū)域可以被蝕刻以形成第一溝槽508和第二溝槽510。氧化膜可以沉積到溝槽508和510中以形成STI 204、206。由此，方法 800可以使得能夠制造具有擴散勢皇區(qū)的基于超銳逆分布來摻雜的晶體管。相比于沒有擴散勢皇區(qū)的晶體管，擴散勢皇區(qū)可以降低從晶體管的重摻雜區(qū)到晶體管的溝道區(qū)的摻雜物擴散。[〇〇49]圖9是包括具有擴散勢皇區(qū)(例如，圖1的擴散勢皇區(qū)10 8)的晶體管(例如，圖1的 M0SFET 102、圖2的M0SFET 202、圖6的FinFET 602)的通信設備900的特定實施例的示圖。設備900包括耦合至存儲器932的處理器910(例如，數(shù)字信號處理器(DSP)、中央處理單元 (CPU)等)。存儲器932包括指令968(例如，可執(zhí)行指令)，諸如可由處理器910讀取的計算機可讀指令。指令968可包括可由計算機(諸如處理器910)執(zhí)行的一個或多個指令。
[0050] 圖9還示出了耦合至處理器910和顯示器928的顯示控制器926。編碼器/解碼器 (C0DEC)934也可耦合至處理器910。揚聲器936和話筒938可耦合至CODEC 934。[〇〇511圖9還指示無線接口 940可被耦合至處理器910和天線942。無線接口 940可包括無線控制器、無線收發(fā)機，諸如接收機電路、發(fā)射機電路或其組合。在特定實施例中，無線接口 940包括設備964,設備964包括具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的 M0SFET 202和圖6的FinFET 602)。在替換實施例中，設備964可以位于設備900的一個或多個組件中，而非無線接口940中。設備964可包括模擬電路、數(shù)字電路、混合信號電路、射頻 (RF)電路、時鐘信號生成電路、存儲器設備(例如，動態(tài)隨機存取存儲器(DRAM)設備)、另一類型的設備或其任何組合。[〇〇52] 在特定實施例中，將處理器910、顯示控制器926、存儲器932、C0DEC 934、以及無線接口940包括在系統(tǒng)級封裝或片上系統(tǒng)設備922中。在一特定實施例中，輸入設備930和電源 944被耦合至片上系統(tǒng)設備922。此外，在一特定實施例中，如圖9中所解說的，顯示器928、輸入設備930、揚聲器936、話筒938、無線天線942和電源944在片上系統(tǒng)設備922的外部。然而， 顯示器928、輸入設備930、揚聲器936、話筒938、天線942和電源944中的每一者可被耦合到片上系統(tǒng)設備922的組件，諸如接口或控制器。[〇〇53]所公開的實施例中的一個或多個實施例可在一種系統(tǒng)或裝置(諸如設備900)中實現(xiàn)，該系統(tǒng)或裝置可包括通信設備、固定位置的數(shù)據(jù)單元、移動位置的數(shù)據(jù)單元、移動電話、 蜂窩電話、衛(wèi)星電話、計算機、平板設備、便攜式計算機、或臺式計算機。另外，設備900可包括機頂盒、娛樂單元、導航設備、個人數(shù)字助理(PDA)、監(jiān)視器、計算機監(jiān)視器、電視機、調(diào)諧器、無線電、衛(wèi)星無線電、音樂播放器、數(shù)字音樂播放器、便攜式音樂播放器、視頻播放器、數(shù)字視頻播放器、數(shù)字視頻盤(DVD)播放器、便攜式數(shù)字視頻播放器、存儲或檢索數(shù)據(jù)或計算機指令的任何其他設備、或其組合。作為另一解說性、非限制性示例，該系統(tǒng)或裝置可包括遠程單元(諸如移動電話、手持式個人通信系統(tǒng)(PCS)單元)、便攜式數(shù)據(jù)單元(諸如個人數(shù)據(jù)助理、啟用全球定位系統(tǒng)(GPS)的設備、導航設備)、固定位置的數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲或檢索數(shù)據(jù)或計算機指令的任何其他設備、或其任何組合。
[0054]上文公開的設備和功能性可被設計和配置在存儲在計算機可讀介質(zhì)上的計算機文件(例如，RTL、GDSI1、GERBER等)中。一些或全部此類文件可被提供給制造處理人員以基于此類文件來制造設備。結(jié)果產(chǎn)生的產(chǎn)品包括半導體晶片，其隨后被切割為半導體管芯并被封裝成一個或多個半導體芯片。這些芯片隨后被用在以上描述的設備中。圖10描繪了電子器件制造過程1000的特定解說性實施例。
[0055]物理器件信息1002在制造過程1000處(諸如在研究計算機1006處)被接收。物理器件信息1002可包括表示半導體器件(諸如包括具有擴散勢皇區(qū)的晶體管(例如，圖1的 M0SFET 102、圖2的M0SFET 202、和圖6的FinFET 602)的半導體器件)的至少一個物理屬性的設計信息。例如，物理器件信息1002可包括經(jīng)由耦合至研究計算機1006的用戶接口 1004 輸入的物理參數(shù)、材料特性、以及結(jié)構(gòu)信息。研究計算機1006包括耦合至計算機可讀介質(zhì) (諸如存儲器1010)的處理器1008,諸如一個或多個處理核。存儲器1010可存儲計算機可讀指令，其可被執(zhí)行以使處理器1008將物理器件信息1002轉(zhuǎn)換成遵循文件格式并生成庫文件 1012〇
[0056]在一特定實施例中，庫文件1012包括至少一個包括經(jīng)轉(zhuǎn)換的設計信息的數(shù)據(jù)文件。例如，庫文件1012可包括半導體器件庫(該半導體器件庫包括包含具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202和圖6的FinFET 602)的器件)，并且可以被提供以用于與電子設計自動化(EDA)工具1020聯(lián)用。[〇〇57] 庫文件1012可在設計計算機1014處與EDA工具1020協(xié)同使用，設計計算機1014包括耦合至存儲器1018的處理器1016,諸如一個或多個處理核。EDA工具1020可作為處理器可執(zhí)行指令存儲在存儲器1018處，以使得設計計算機1014的用戶能夠設計包括具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202、圖6的FinFET 602)的電路。例如， 設計計算機1014的用戶可經(jīng)由耦合至設計計算機1014的用戶接口 1024來輸入電路設計信息1022。電路設計信息1022可包括表示半導體器件(諸如包括具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202、和圖6的FinFET 602)的半導體器件)的至少一個物理屬性的設計信息。為了解說，電路設計屬性可包括特定電路的標識以及與電路設計中其他元件的關(guān)系、定位信息、特征尺寸信息、互連信息、或表示半導體器件的物理性質(zhì)的其他信息。[〇〇58]設計計算機1014可被配置成轉(zhuǎn)換設計信息(包括電路設計信息1022)以遵循某一文件格式。為了解說，該文件格式可包括以階層式格式表示關(guān)于電路布局的平面幾何形狀、 文本標記、及其他信息的數(shù)據(jù)庫二進制文件格式，諸如圖形數(shù)據(jù)系統(tǒng)(GDSII)文件格式(例如，GDSII格式)。設計計算機1014可以配置成生成包括經(jīng)轉(zhuǎn)換的設計信息的數(shù)據(jù)文件(諸如，包括描述具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202、圖6的 FinFET 602)的信息的⑶SII文件1026)以及其他電路或信息。為了解說，該數(shù)據(jù)文件可包括對應于片上系統(tǒng)(S0C)的信息，該S0C包括具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202、圖6的FinFET 602)且還可以包括該S0C內(nèi)的附加電子電路和組件。 [〇〇59] GDSII文件1026可以在制造過程1028被接收以根據(jù)⑶SII文件1026中的經(jīng)轉(zhuǎn)換的信息來制造包括具有擴散勢皇區(qū)的晶體管(例如，圖1的M0SFET 102、圖2的M0SFET 202和圖 6的FinFET 602)的晶片。例如，設備制造過程可包括將GDSII文件1026提供給掩模制造商 1030以創(chuàng)建一個或多個掩模，諸如用于與光刻處理聯(lián)用的掩模，其被解說為代表性掩模 1032。掩模1032可在制造過程期間使用以生成一個或多個晶片1034,諸如絕緣體上覆硅 (SOI)晶片、硅上覆硅(S0S)晶片或塊體硅晶片。
[0060] 在特定實施例中，制造過程1028可由處理器1031和存儲器1033來發(fā)起或控制。存儲器1033(例如，非瞬態(tài)計算機可讀介質(zhì))可包括可由處理器1031執(zhí)行的指令1035。例如，該計算機可執(zhí)行指令可以被執(zhí)行以使得處理器1031發(fā)起或控制具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的MOSFET 202和圖6的FinFET 602)的形成。為了解說，這些指令可由處理器1031執(zhí)行以發(fā)起或控制形成電容器、其組件或者附連到其的組件(例如，(諸)金屬層、(諸)絕緣體層、通孔等)的一個或多個工具或過程的操作。[0061 ]制造過程1028可由全自動化或部分自動化的制造系統(tǒng)來執(zhí)行。例如，制造過程 1028可以是自動化的，并且制造過程1028的步驟可以根據(jù)調(diào)度來執(zhí)行。制造系統(tǒng)可包括制造裝備(例如，處理工具)以執(zhí)行一個或多個操作來形成器件，諸如具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的MOSFET 202、圖6的FinFET 602)。例如，制造裝備可配置成形成第一金屬層、第一絕緣體層、第二金屬層、第二絕緣體層、連接到第二金屬層的通孔、 鈍化層等。
[0062]制造系統(tǒng)(例如，執(zhí)行制造過程1028的自動化系統(tǒng))可具有分布式架構(gòu)(例如，分層結(jié)構(gòu))。例如，該制造系統(tǒng)可包括根據(jù)該分布式架構(gòu)分布的一個或多個處理器(諸如處理器 1031)、一個或多個存儲器(諸如存儲器1033)、和/或控制器。該分布式架構(gòu)可包括控制或發(fā)起一個或多個低級系統(tǒng)的操作的高級處理器。例如，控制或執(zhí)行制造過程1028的制造系統(tǒng)的高級部分可包括一個或多個處理器(諸如處理器1031)，并且低級系統(tǒng)可各自包括一個或多個相應控制器或可受其控制。特定低級系統(tǒng)的特定控制器可從高級系統(tǒng)接收一個或多個指令(例如，命令)、可向下級模塊或處理工具發(fā)布子命令、以及可向高級系統(tǒng)傳達狀態(tài)信息。一個或多個低級系統(tǒng)中的每個低級系統(tǒng)可與一件或多件相應制造裝備(例如，處理工具)相關(guān)聯(lián)。在一特定實施例中，該制造系統(tǒng)可包括分布的多個處理器。例如，該制造系統(tǒng)的低級系統(tǒng)組件的控制器可包括處理器，諸如處理器831。[〇〇63]替換地，處理器1031可以是該制造系統(tǒng)的高級系統(tǒng)、子系統(tǒng)、或組件的一部分。在另一實施例中，處理器1031包括制造系統(tǒng)的各級和組件處的分布式處理。[〇〇64]由此，處理器1031可包括或執(zhí)行使得處理器1031發(fā)起或控制形成器件(諸如具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的MOSFET 202和圖6的FinFET 602))的處理器可執(zhí)行指令。例如，(諸)金屬層可以由一個或多個沉積工具或者一個或多個鍍敷平臺、鍍敷機、或配置成形成器件中的金屬板的任何其他鍍敷裝備來形成。作為另一示例， (諸)絕緣體層和(諸)鈍化層可通過一個或多個沉積工具或者“自底向上”制造工具(諸如化學氣相沉積工具或旋涂式制造工具)來形成。作為又一個實例，可以由一個或多個蝕刻器 (諸如濕法蝕刻器、干法蝕刻器、或等離子體蝕刻器)或一個或多個溶解工具來在(諸)絕緣體層和(諸)鈍化層中形成開口。[〇〇65] 存儲在存儲器1033中的可執(zhí)行指令可以使得處理器1031能夠通過執(zhí)行如由圖8的方法800描述的操作來發(fā)起和控制器件的形成，諸如具有擴散勢皇區(qū)的晶體管(例如，圖1的 MOSFET 102、圖2的MOSFET 202、圖6的FinFET 602)。[〇〇66] 管芯1036可被提供給封裝過程1038,其中管芯1036被納入到代表性封裝1040中。 例如，封裝1040可包括單個管芯1036或多個管芯，諸如系統(tǒng)級封裝(SiP)安排。封裝1040可被配置成遵循一個或多個標準或規(guī)范，諸如電子設備工程聯(lián)合委員會(JH3EC)標準。[〇〇67]關(guān)于封裝1040的信息可諸如經(jīng)由存儲在計算機1046處的組件庫被分發(fā)給各產(chǎn)品設計者。計算機1046可包括耦合至存儲器1050的處理器1048,諸如一個或多個處理核。印刷電路板(PCB)工具可作為處理器可執(zhí)行指令被存儲在存儲器1050處以處理經(jīng)由用戶接口 1044從計算機1046的用戶接收的PCB設計信息10421CB設計信息1042可包括經(jīng)封裝半導體器件在電路板上的物理定位信息，該經(jīng)封裝半導體器對應于包括具有擴散勢皇區(qū)的晶體管 (例如，圖 1 的MOSFET 102、圖2的MOSFET 202和圖6的FinFET 602)的封裝 1040。[〇〇68]計算機1046可被配置成轉(zhuǎn)換PCB設計信息1042以生成數(shù)據(jù)文件，諸如具有包括經(jīng)封裝半導體器件在電路板上的物理定位信息、以及電連接(諸如跡線和通孔)的布局的數(shù)據(jù)的GERBER文件1052,其中經(jīng)封裝半導體器件對應于封裝1040,封裝1040包括具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的MOSFET 202、圖6的FinFET 602)。在其他實施例中，由經(jīng)轉(zhuǎn)換的PCB設計信息生成的數(shù)據(jù)文件可具有GERBER格式以外的其他格式。[〇〇69] GERBER文件1052可在板組裝過程1054處被接收并且被用于創(chuàng)建根據(jù)GERBER文件 1052內(nèi)存儲的設計信息來制造的PCB，諸如代表性PCB 1056。例如，GERBER文件1052可被上傳到一個或多個機器以執(zhí)行PCB生產(chǎn)過程的各個步驟。PCB 1056可填充有電子組件(包括封裝1040)以形成代表性印刷電路組裝件(PCA) 1058。
[0070]PCA 1058可在產(chǎn)品制造過程1060處被接收，并被集成到一個或多個電子設備中， 諸如第一代表性電子設備1062和第二代表性電子設備1064。作為解說而非限定性不例，第一代表性電子設備1062、第二代表性電子設備1064、或者這兩者可選自下組:機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、通信設備、個人數(shù)字助理(PDA)、固定位置的數(shù)據(jù)單元、以及計算機，其中集成了具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的 MOSFET 202、圖6的FinFET 602)。作為另一解說性而非限定性示例，電子設備1062和1064中的一者或多者可以是遠程單元(諸如移動電話)、手持式個人通信系統(tǒng)(PCS)單元、便攜式數(shù)據(jù)單元(諸如個人數(shù)據(jù)助理)、啟用全球定位系統(tǒng)(GPS)的設備、導航設備、位置固定的數(shù)據(jù)單元(諸如儀表讀數(shù)裝備)、或者存儲或檢索數(shù)據(jù)或計算機指令的任何其他設備、或其任何組合。盡管圖10解說了根據(jù)本公開的教導的遠程單元，但本公開并不限于所解說的這些示例性單元。本公開的實施例可合適地用在包括具有存儲器和片上電路系統(tǒng)的有源集成電路系統(tǒng)的任何設備中。
[0071]包括具有擴散勢皇區(qū)的晶體管(例如，圖1的MOSFET 102、圖2的MOSFET 202、圖6的 FinFET 602)的器件可被制造、處理、并納入到電子設備中，如解說性過程1000中所描述的。 關(guān)于圖1-9所公開的實施例的一個或多個方面可被包括在各個處理階段，諸如被包括在庫文件1012、GDSII文件1026、以及GERBER文件1052內(nèi)，以及被存儲在研究計算機1006的存儲器1010、設計計算機1014的存儲器1018、與制造過程1028相關(guān)聯(lián)的計算機的存儲器1033、計算機1046的存儲器1050、在各個階段(諸如在板組裝過程1054處)使用的一個或多個其他計算機或處理器(未示出)的存儲器處，并且還被納入到一個或多個其他物理實施例中，諸如掩模1032、管芯1036、封裝1040、PCA 1058、其他產(chǎn)品(諸如原型電路或設備(未示出))、或其任何組合。盡管描繪了從物理器件設計到最終產(chǎn)品的各個代表性生產(chǎn)階段，然而在其他實施例中可使用較少的階段或可包括附加階段。類似地，過程1000可由單個實體或由執(zhí)行過程1 〇〇〇的各個階段的一個或多個實體來執(zhí)行。
[0072]結(jié)合所描述的實施例，一種裝備可包括用于阻止摻雜物擴散的裝置，其中該用于阻止摻雜物擴散的裝置形成在基板的重摻雜區(qū)的表面上，并且其中該用于阻止摻雜物擴散的裝置使用具有第一帶隙能量的第一材料形成。例如，該用于阻止摻雜物擴散的裝置可包括圖1的擴散勢皇區(qū)108、圖6的擴散勢皇區(qū)614、配置成阻止摻雜物擴散的一個或多個其他器件，或者其任何組合。[〇〇73]該裝備還可以包括用于提供導電溝道的裝置，其中該用于提供導電溝道的裝置形成在用于阻止摻雜物擴散的裝置的表面上，并且其中該用于提供導電溝道的裝置使用具有比第一帶隙能量低的第二帶隙能量的第二材料形成。例如，用于提供導電溝道的裝置可包括圖1的溝道區(qū)110、圖6的溝道區(qū)616、配置成提供導電溝道的一個或多個其他器件，或者其組合。[〇〇74]該裝備可進一步包括用于提供背柵觸點的裝置，其中用于提供背柵觸點的裝置耦合到基板的第一區(qū)域。例如，該用于提供背柵觸點的裝置可包括圖1的背柵觸點144、圖6的背柵觸點624、配置成提供背柵觸點的一個或多個其他器件，或者其組合。[〇〇75]盡管圖1-10中的一者或多者可能解說了根據(jù)本公開的教導的系統(tǒng)、裝置、和/或方法，但本公開不限于這些所解說的系統(tǒng)、裝置、和/或方法。本公開的各實施例可在包括集成電路系統(tǒng)的任何設備中被合適地采用。本公開的各實施例還可在自立器件(例如，自立晶體管)中采用。
[0076]技術(shù)人員將進一步領會，結(jié)合本文所公開的實施例來描述的各種解說性邏輯框、 配置、模塊、電路、和算法步驟可實現(xiàn)為電子硬件、由處理器執(zhí)行的計算機軟件、或這兩者的組合。各種解說性組件、框、配置、模塊、電路、和步驟已經(jīng)在上文以其功能性的形式作了一般化描述。此類功能性是被實現(xiàn)為硬件還是處理器可執(zhí)行指令取決于具體應用和加諸于整體系統(tǒng)的設計約束。技術(shù)人員可針對每種特定應用以不同方式來實現(xiàn)所描述的功能性，但此類實現(xiàn)決策不應被解讀為致使脫離本發(fā)明的范圍。
[0077]結(jié)合本文所公開的實施例描述的方法或算法的各個步驟可直接用硬件、由處理器執(zhí)行的軟件模塊或這兩者的組合來實現(xiàn)。軟件模塊可駐留在隨機存取存儲器(RAM)、閃存、 只讀存儲器(R0M)、可編程只讀存儲器(PR0M)、可擦式可編程只讀存儲器(EPR0M)、電可擦式可編程只讀存儲器(EEPR0M)、寄存器、硬盤、可移動盤、壓縮盤只讀存儲器(CD-ROM)、或本領域中所知的任何其他形式的非瞬態(tài)存儲介質(zhì)中。示例性的存儲介質(zhì)耦合至處理器以使該處理器能從/向該存儲介質(zhì)讀寫信息。在替換方案中，存儲介質(zhì)可以被整合到處理器。處理器和存儲介質(zhì)可駐留在專用集成電路(ASIC)中。ASIC可駐留在計算設備或用戶終端中。在替換方案中，處理器和存儲介質(zhì)可作為分立組件駐留在計算設備或用戶終端中。
[0078]提供前面對所公開的實施例的描述是為了使本領域技術(shù)人員皆能制作或使用所公開的實施例。對這些實施例的各種修改對于本領域技術(shù)人員而言將是顯而易見的，并且本文中定義的原理可被應用于其他實施例而不會脫離本公開的范圍。因此，本公開并非旨在被限定于本文中示出的實施例，而是應被授予與如由所附權(quán)利要求定義的原理和新穎性特征一致的最廣的可能范圍。
【主權(quán)項】
1.一種裝置，包括: 基板； 形成在所述基板的第一區(qū)域的表面上的擴散勢皇區(qū)，其中所述擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的； 形成在所述擴散勢皇區(qū)的表面上的溝道區(qū)，其中所述溝道區(qū)使用具有低于所述第一帶隙能量的第二帶隙能量的第二材料形成；以及耦合到所述基板的所述第一區(qū)域的背柵觸點。2.如權(quán)利要求1所述的裝置，其特征在于，所述第一區(qū)域具有比所述溝道區(qū)更高的摻雜濃度。3.如權(quán)利要求1所述的裝置，其特征在于，所述第一材料包括II1-V族復合物或I1-VI族復合物。4.如權(quán)利要求1所述的裝置，其特征在于，所述第一材料包括砷化鋁或砷化銦鋁。5.如權(quán)利要求1所述的裝置，其特征在于，所述第二材料包括砷化鎵或砷化銦鎵。6.如權(quán)利要求1所述的裝置，其特征在于，所述溝道區(qū)和所述第一區(qū)域是基于超銳逆摻雜分布來摻雜的。7.如權(quán)利要求1所述的裝置，其特征在于，進一步包括: 形成在所述溝道區(qū)的表面上的介電層； 形成在所述介電層的表面上的金屬柵極； 形成在所述擴散勢皇區(qū)的所述表面上的源極區(qū)； 形成在所述擴散勢皇區(qū)的所述表面上的漏極區(qū)； 毗鄰于所述源極區(qū)的第一淺溝槽隔離(STI)區(qū)；以及 毗鄰于所述漏極區(qū)的第二 STI區(qū)。8.如權(quán)利要求1所述的裝置，其特征在于，所述擴散勢皇區(qū)介于所述溝道區(qū)和所述第一區(qū)域之間。9.如權(quán)利要求1所述的裝置，其特征在于，所述裝置是平面金屬氧化物半導體場效應晶體管(MOSFET)。10.如權(quán)利要求1所述的裝置，其特征在于，所述裝置是鰭式場效應晶體管(FinFET)。11.一種方法，包括: 在基板的重摻雜區(qū)的表面上形成擴散勢皇區(qū)，其中所述擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的； 在所述擴散勢皇區(qū)的表面上形成溝道區(qū)，其中所述溝道區(qū)使用具有低于所述第一帶隙能量的第二帶隙能量的第二材料形成；以及 蝕刻所述溝道區(qū)的特定區(qū)域以形成源極區(qū)和漏極區(qū)。12.如權(quán)利要求11所述的方法，進一步包括形成耦合到所述重摻雜區(qū)的背柵觸點。13.如權(quán)利要求11所述的方法，其特征在于，所述擴散勢皇區(qū)陷住來自所述重摻雜區(qū)的慘雜物。14.如權(quán)利要求13所述的方法，其特征在于，所述擴散勢皇區(qū)在所述擴散勢皇區(qū)的較低界面處陷住所述摻雜物，以及其中所述第一材料是砷化鎵或者砷化銦鎵，并且所述第二材料是砷化招或砷化銦招。15.如權(quán)利要求13所述的方法，其特征在于，所述擴散勢皇區(qū)在所述擴散勢皇區(qū)的較高界面處陷住所述摻雜物，以及其中所述第一材料是硅，并且所述第二材料是砷化鋁或砷化銦鋁。16.如權(quán)利要求11所述的方法，其特征在于，所述重摻雜區(qū)具有比所述溝道區(qū)更高的摻雜濃度。17.如權(quán)利要求11所述的方法，其特征在于，所述第一材料包括111-V族復合物或I1-VI族復合物。18.如權(quán)利要求11所述的方法，其特征在于，所述第一材料包括砷化鋁或砷化銦鋁。19.如權(quán)利要求11所述的方法，其特征在于，所述第二材料包括砷化鎵或砷化銦鎵。20.如權(quán)利要求11所述的方法，其特征在于，所述重摻雜區(qū)和所述溝道區(qū)是根據(jù)超銳逆摻雜分布形成的。21.如權(quán)利要求11所述的方法，其特征在于，進一步包括: 在所述溝道區(qū)的表面上形成介電層； 在所述介電層的表面上形成金屬柵極；以及 在所述基板的第一表面上形成第一淺溝槽隔離(STI)區(qū)，以及在所述基板的第二表面上形成第二 STI區(qū)，其中所述第一 STI區(qū)和所述第二 STI區(qū)經(jīng)由蝕刻工藝形成，并且其中所述第一 STI區(qū)毗鄰于所述源極區(qū)并且所述第二 STI區(qū)毗鄰于所述漏極區(qū)。22.如權(quán)利要求21所述的方法，其特征在于，所述金屬柵極在形成所述源極區(qū)之前形成。23.如權(quán)利要求21所述的方法，其特征在于，所述金屬柵極在所述源極區(qū)和所述漏極區(qū)的形成之后形成。24.一種裝備，包括: 用于阻止摻雜物擴散的裝置，其中所述用于阻止摻雜物擴散的裝置形成在基板的重摻雜區(qū)的表面上，并且其中所述用于阻止摻雜物擴散的裝置使用具有第一帶隙能量的第一材料形成； 用于提供導電溝道的裝置，其中所述用于提供導電溝道的裝置形成在所述用于阻止摻雜物擴散的裝置的表面上，并且其中所述用于提供導電溝道的裝置使用具有低于所述第一帶隙能量的第二帶隙能量的第二材料形成；以及 用于提供背柵觸點的裝置，其中所述用于提供背柵觸點的裝置耦合到所述基板的第一區(qū)域。25.如權(quán)利要求24所述的裝備，其特征在于，所述第一區(qū)域具有比所述用于提供導電溝道的裝置更高的摻雜濃度。26.如權(quán)利要求24所述的裝備，其特征在于，所述第一材料包括II1-V族復合物或I1-VI族復合物。27.如權(quán)利要求24所述的裝備，其特征在于，所述第一材料包括砷化鋁或砷化銦鋁。28.如權(quán)利要求24所述的裝備，其特征在于，所述第二材料包括砷化鎵或砷化銦鎵。29.如權(quán)利要求24所述的裝備，其特征在于，所述裝備是根據(jù)超銳逆摻雜分布形成的。30.—種存儲指令的計算機可讀存儲設備，所述指令能由計算機執(zhí)行以執(zhí)行操作，所述操作包括: 發(fā)起在基板的重摻雜區(qū)的表面上形成擴散勢皇區(qū)，其中所述擴散勢皇區(qū)是使用具有第一帶隙能量的第一材料形成的； 發(fā)起在所述擴散勢皇區(qū)的表面上形成溝道區(qū)，其中所述溝道區(qū)使用具有低于所述第一帶隙能量的第二帶隙能量的第二材料形成；以及 發(fā)起蝕刻所述溝道區(qū)的特定區(qū)域以形成源極區(qū)和漏極區(qū)。
【文檔編號】H01L21/336GK105981145SQ201480066832
【公開日】2016年9月28日
【申請日】2014年11月20日
【發(fā)明人】B·楊, X·李, P·齊達姆巴蘭姆
【申請人】高通股份有限公司