一種高壓pmos及其制造方法
【專利摘要】本發(fā)明提供了一種高壓PMOS，所述的高壓PMOS的漂移區(qū)由低壓NMOS的P阱和高壓NMOS的P型體區(qū)共同形成。本發(fā)明還提供了一種高壓PMOS的制造方法包括：先在形成深N阱的P型襯底上，實施有源區(qū)光刻進行局部選擇氧化工藝，以形成場氧化層且定義有源區(qū)；于前述有源區(qū)生成N阱后，于前述N阱上實施P阱光刻,注入形成低壓NMOS的P阱；以及于前述P阱上實施P型體區(qū)光刻,注入形成高壓NMOS的P型體區(qū)，前述的低壓NMOS的P阱以及高壓NMOS的P型體區(qū)形成高壓PMOS的漂移區(qū)。
【專利說明】
一種高壓PMOS及其制造方法
技術領域
[0001]本發(fā)明涉及一種半導體集成電路制造工藝領域，具體涉及高壓工藝中的一種高壓PMOS器件的制造方法。
【背景技術】
[0002]高壓B⑶(Bipolar CMOS DM0S)工藝的主要應用是電源管理類芯片，而高壓NLDMOS和高壓PMOS是電源管理類芯片中最常用到的兩類器件。高壓NLDMOS通常被用作開關器件，要求有較大的電流能力。而對于高壓PM0S，通常的作用是作為電路實現(xiàn)高壓和低壓器件之間的一個降壓模塊，對它的電流能力要求一般不是太大。
[0003]高壓PMOS在漏極同樣需要漂移區(qū)實現(xiàn)耐高壓結構，在現(xiàn)有工藝中，通用做法是直接增加一個P型高壓漏極漂移(P Drift)光刻層次，通過特定的注入摻雜來實現(xiàn)高壓PMOS管的漏極漂移區(qū)，從而獲得性能較好較小導通電阻的高壓PM0S，如圖1所示，此高壓PMOS結構中除了包括基本結構如P型襯底1、深N阱101、場氧化層102、P型重摻雜源漏區(qū)104和105、N型重摻雜源漏區(qū)106和多晶硅柵極107外，另外也包括位于深N阱101和場氧化層102之間的P型漂移區(qū)103。
[0004]但是依照上述現(xiàn)有工藝制造方法，增加了一道P型漂移區(qū)光刻工序，，將不利于高壓MOS工藝成本的降低。因此，也有個別不增加新的層次實現(xiàn)高壓PMOS管的低成本工藝，它們開發(fā)了采用低壓NMOS的P阱做為高壓PMOS漂移區(qū)的高壓PMOS管，但是通常這樣的高壓PMOS管的導通電阻比較大，電流能力偏小。一般是增加P漂移區(qū)光刻層次管子的數倍。這樣小的電流能力的寄生高壓PMOS管會使得高壓PMOS管在電路里的面積增大了很多。在越來越注重芯片面積和成本的電源管理芯片里，也將成為一個不利的因素。
[0005]綜上所述，可知先前技術中長期以來一直存在高壓PMOS制作成本較高或高壓PMOS管的導通電阻比較大的問題，因此有必要提出改進的技術手段，來解決此一問題。本專利提出的就是一種利用高壓工藝固有層次而不增加工藝層次而獲得電流能力較大的高壓PMOS管及其低成本制作方法。利用低壓的P阱和高壓NMOS的P型體區(qū)注入共同形成高壓PMOS的階梯摻雜漂移區(qū)，這樣提升了漂移區(qū)的濃度，降低了漂移區(qū)電阻。在滿足耐壓的同時，不增加工藝就可獲得一個較大電流能力的高壓PMOS。

【發(fā)明內容】

[0006]為解決現(xiàn)有技術中所存在的問題，本發(fā)明遂揭露一種簡潔的可以不增加工藝層次而獲得電流能力較大的高壓PMOS管及其制作方法。
[0007]根據本發(fā)明提供了一種高壓PM0S，其中的P型漂移區(qū)是由低壓NMOS的P阱和高壓NMOS的P型體區(qū)共同形成。
[0008]所述的高壓PMOS是指10到40V的工作電壓的高壓PMOS管。
[0009]所述的低壓NMOS是指工作電壓為1.8到5V的低壓CMOS，以及所述的低壓CMOS的工藝線寬范圍在0.13到0.8 μπι。
[0010]所述的高壓PMOS的漂移區(qū)表面可以為場氧化層、淺槽氧化物填充或厚柵氧結構。
[0011]所述的高壓PMOS結構包括有效柵極多晶硅、漏極漂移區(qū)、P型體區(qū)以及N型重摻雜源漏區(qū)，其中，所述的有效柵極多晶硅長度為1.0到3.0 μπι，所述的漏極漂移區(qū)長度為0.5到4.0 μ m，以及所述的P型體區(qū)延伸超出所述的N型重摻雜源漏區(qū)的長度為0.2到3.8 μ m。
[0012]所述的高壓PM0S，可以在外延埋層或深槽隔離的高壓工藝中實施。
[0013]另一方面，本發(fā)明提供了一種高壓PMOS的制造方法，包括:先在形成深N阱的P型襯底上，實施有源區(qū)光刻進行局部選擇氧化工藝，以形成場氧化層且定義有源區(qū)；于前述有源區(qū)生成N阱后，于前述N阱上實施P阱光刻，再注入形成低壓NMOS的P阱；以及于前述P阱上實施P型體區(qū)光刻，再注入形成高壓NMOS的P型體區(qū)，以令所述的低壓NMOS的P阱以及高壓NMOS的P型體區(qū)共同形成高壓PMOS的漂移區(qū)。
[0014]本發(fā)明所提出的一種高壓PMOS和所述高壓PMOS的制造方法，無需增加特定的注入摻雜過程以實現(xiàn)高壓P型漂移區(qū)，只簡單采用了低壓CMOS工藝自有的P阱結構為基礎，進一步增加高壓工藝中必有的高壓NMOS的P型體區(qū)注入，就實現(xiàn)了一定濃度梯度的P型漂移區(qū)，而且比起采用低壓NMOS的P阱做為高壓PMOS漂移區(qū)的高壓PMOS管，通過本發(fā)明所實現(xiàn)的高壓PMOS的導通電阻也較小。因而本發(fā)明提出的高壓PMOS制作工藝方法較現(xiàn)有技術制作工藝簡單，成本也較低。
【附圖說明】
[0015]圖1為現(xiàn)有技術高壓PMOS裝置的部分剖面結構示意圖；
[0016]圖2到圖5 —些示例性的實施例，以本發(fā)明提供的制造高壓PMOS漂移區(qū)的制備工藝所實現(xiàn)的中間階段高壓PMOS裝置的部分剖面結構示意圖。
[0017]圖6顯示制備本發(fā)明的高壓PMOS的一種實施例的制造方法流程。
[0018]組件標號說明:
[0019]1、2P 型襯底
[0020]101、201深 N 阱
[0021]102、202場氧化層
[0022]103P型漂移區(qū)
[0023]104、105、204、205 P 型重摻雜源漏區(qū)
[0024]106,206N型重摻雜源漏區(qū)
[0025]107、207多晶硅柵極
[0026]213低壓 NMOS 的 P 阱
[0027]223高壓NMOS的P型體區(qū)
[0028]S漏極漂移區(qū)長度
[0029]L有效多晶硅柵極長度
[0030]DP型體區(qū)延伸超出N+長度
【具體實施方式】
[0031]以下結合附圖和具體實施例對本發(fā)明提出的高壓PMOS及其漂移區(qū)的制備工藝進一步詳細說明。根據以下說明和權利要求，將使本發(fā)明的優(yōu)點和特征更為清楚。然而，應該理解，附圖均采用簡化的形式且非精準比率，僅為了方便、清楚說明本發(fā)明實施例。本實施例提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應用的創(chuàng)造性概念。于此所討論的具體實施例僅為說明性的，并且沒有限定本發(fā)明的范圍。
[0032]根據以下示例性實施例提供了一種高壓P型金屬氧化物半導體(HVPMOS)的及其制備工藝方法。示出了形成高壓PMOS器件的中間階段。在各個視圖和說明性的實施例中，采用類似的參考標號指定類似的元素。
[0033]需說明的是，本發(fā)明中所實現(xiàn)的高壓PMOS是指工作電壓為10到40V的高壓PMOS管，而以下所述的低壓NMOS的低壓基準工藝是指工作電壓為1.8到5V的低壓CMOS工藝，工藝線寬范圍在0.13到0.8 μπι。
[0034]圖2到圖5顯示以本發(fā)明提供的制造高壓PMOS漂移區(qū)的制備工藝中各階段的高壓PMOS裝置的部分剖面結構。圖6顯示制備本發(fā)明的高壓PMOS的一種實施例的制造方法流程。結合圖2和圖6，該工藝以一個典型的0.35 μπι 5V的P型襯底2為基準，首先執(zhí)行步驟601，于前述的P型襯底2上形成深N講光掩模(Deep N Well mask)，于P型襯底2中形成窗口，于窗口注入N型摻雜劑后，熱擴散推進，生成深N阱201。接著，去除所述的深N講光掩模。
[0035]執(zhí)行步驟602，在前述形成深N阱201的P型襯底2上實施有源區(qū)(ACT)光刻，用局部選擇氧化(LOCOS)工藝形成場氧化層202。接著執(zhí)行步驟603，實施N阱(N Well)光亥IJ，注入N型摻雜劑后，熱擴散推進，形成N阱(圖中未顯示)。
[0036]執(zhí)行步驟604，于前述的深N阱201上，鄰近場氧化層202的位置，形成P阱光掩模(P Well mask)，于深N阱201中形成窗口，注入P型摻雜劑，形成低壓NMOS的P阱213后，去除所述的P阱光掩模。
[0037]結合圖3和圖6，接著執(zhí)行步驟605，在前述的P阱213上形成P型體區(qū)光掩模(Pbody mask),于P講213中形成窗口，注入P型摻雜劑以形成高壓NMOS的P型體區(qū)223后，去除所述的P型體區(qū)光掩模。
[0038]根據本發(fā)明，前述的低壓NMOS的P阱213和高壓NMOS的P型體區(qū)223共同形成摻雜劑具有一定濃度梯度變化的區(qū)域，即此二者共同形成了高壓PMOS的階梯摻雜漂移區(qū)。
[0039]結合圖4和圖6，接著執(zhí)行步驟606，，在前述場氧化層202上生長柵氧后，淀積多晶硅，實施多晶硅(PLl)光刻，形成多晶硅柵極207，淀積氧化硅，刻蝕形成多晶硅側墻(圖中未顯示)。
[0040]接著，依照現(xiàn)有技術依序執(zhí)行步驟607到步驟609，實施N型摻雜區(qū)(NDD)光刻，NDD注入；實施P型漏極區(qū)(I3DD)光刻，PDD注入，多晶硅熱退火；實施N型低壓輕摻雜漏區(qū)(NLDD)光刻，NLDD注入，形成NDD、H)D、和NLDD (圖中未顯示)。
[0041]結合圖5和圖6，依照現(xiàn)有技術依序執(zhí)行步驟610和步驟611，實施N型重摻雜源漏區(qū)(N+)光刻，N+注入；實施P型重摻雜源漏區(qū)(P+)光刻，P+注入，摻雜熱激活，形成N型重摻雜源漏區(qū)206和P型重摻雜源漏區(qū)204、205。
[0042]根據本發(fā)明的實施例，所述高壓PMOS結構的有效柵極多晶硅長度L較佳的可為1.0至Ij 3.0 μ m ;漏極漂移區(qū)長度S較佳的可為0.5到4.0 μ m ;以及P型體區(qū)延伸超出N+的長度D較佳的可為0.2到3.8 μπι。
[0043]接著執(zhí)行步驟612，于前述PMOS裝置上實施金屬硅化物遮擋層光刻，并快速熱退火以形成金屬硅化物，前述的硅化物可為例如硅化鈦。
[0044]執(zhí)行步驟613，于前述的硅化物形成第一金屬與硅的接觸通孔后，再接著執(zhí)行步驟614，淀積第一金屬層，刻蝕形成第一層金屬互連圖形，此第一金屬層藉由前述的金屬硅接觸孔和下方的硅化物接觸。接著淀積金屬層間介質氧化層于第一金屬層上后，執(zhí)行步驟615，實施金屬互連通孔光刻以對第一金屬層上淀積的金屬層間介質氧化層進行刻蝕，填充金屬后形成金屬互連通孔。
[0045]執(zhí)行步驟616，于金屬層間介質氧化層上淀積頂層金屬并實施頂層金屬光刻，刻蝕形成頂層金屬圖形，此頂層金屬藉由前述之金屬互連通孔接觸下方的第一金屬層。最后執(zhí)行步驟617，實施鈍化層壓焊盤通孔光刻，刻蝕形成鈍化層壓焊盤接觸孔。
[0046]本發(fā)明實施例提供單一的高壓PMOS及其制造方法。然而，本發(fā)明其他實施例的高壓PMOS制造方法應可于其他裝置實施。例如，外延埋層或深槽隔離的高壓工藝中可用本專利思想實現(xiàn)的高壓PM0S。
[0047]本發(fā)明對寄生高壓PMOS的漂移區(qū)注入進行了優(yōu)化，于此所提出的一種高壓PMOS和所述高壓PMOS的制造方法無需增加特定的注入摻雜過程以實現(xiàn)高壓P型漂移區(qū)，只簡單采用了在漂移區(qū)主要為低壓CMOS自有的P阱結構為基礎，進一步增加高壓工藝中必有的高壓NMOS的P型體區(qū)注入，就實現(xiàn)了一定濃度梯度的P型漂移區(qū)，而且比起采用低壓NMOS的P阱做為高壓PMOS漂移區(qū)的高壓PMOS管，通過本發(fā)明所實現(xiàn)的高壓PMOS的導通電阻也較小。因而本發(fā)明提出的高壓PMOS制造方法較現(xiàn)有技術制作工藝簡單，成本也較低。通過本發(fā)明提供的制備工藝優(yōu)化器件結構就可以獲得滿足高耐壓，同時較大的導通電流的高壓PMOS 管。
[0048]盡管已經詳細地描述了本實施例及其優(yōu)勢，但應該理解，可以在不背離所附權利要求限定的本實施例的主旨和范圍的情況下，做各種不同的改變、替換和更改。而且，本申請的范圍并且不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領域普通技術人員應理解，通過本發(fā)明，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與根據本發(fā)明所采用的所述相應實施例基本相同的功能或獲得基本相同結果的工藝、機器、制造、材料組分、裝置、方法或步驟根據本發(fā)明可以被使用。因此，所附權利要求應該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內。此外，每條權利要求構成單獨的實施例，并且多個權利要求和實施例的組合在本發(fā)明的范圍內。
【主權項】
1.一種高壓PMOS，其特征在于，所述的高壓PMOS的漂移區(qū)由低壓NMOS的P阱和高壓NMOS的P型體區(qū)共同形成。2.根據權利要求1所述的高壓PM0S，其特征在于，所述的高壓PMOS是指工作電壓為10到40V的高壓PMOS管。3.根據權利要求1所述的高壓PM0S，其特征在于，所述的低壓NMOS是指工作電壓為1.8到5V的低壓CMOS，以及所述的低壓CMOS的工藝線寬范圍在0.13到0.8 μπι。4.根據權利要求1所述的高壓PM0S，其特征在于，所述的高壓PMOS的漂移區(qū)表面為場氧化層、淺槽氧化物填充或厚柵氧結構。5.根據權利要求1所述的高壓PM0S，其特征在于，所述的高壓PMOS結構包括有效柵極多晶硅、漏極漂移區(qū)、P型體區(qū)以及N型重摻雜源漏區(qū)，其中，所述的有效柵極多晶硅長度為1.0到3.0 μπι，所述的漏極漂移區(qū)長度為0.5到4.0 μπι，以及所述的P型體區(qū)延伸超出所述的N型重摻雜源漏區(qū)的長度為0.2到3.8 μπι。6.根據權利要求1所述的高壓PM0S，其特征在于，所述的高壓PMOS是實施于外延埋層或深槽隔離的高壓工藝中。7.一種高壓PMOS的制造方法，其特征在于，所述的制造方法包括: 先在形成深N阱的P型襯底上，實施有源區(qū)光刻進行局部選擇氧化工藝，以形成場氧化層且定義有源區(qū)； 于前述有源區(qū)生成N阱后，于前述N阱上實施P阱光刻，再注入形成低壓NMOS的P阱；以及 于前述P阱上實施P型體區(qū)光刻，再注入形成高壓NMOS的P型體區(qū)，以令所述的低壓NMOS的P阱以及高壓NMOS的P型體區(qū)共同形成高壓PMOS的漂移區(qū)。
【文檔編號】H01L21/336GK105990109SQ201510070470
【公開日】2016年10月5日
【申請日】2015年2月11日
【發(fā)明人】呂宇強, 倪勝中
【申請人】帝奧微電子有限公司