電子封裝結(jié)構(gòu)及其制法
【專利摘要】一種電子封裝結(jié)構(gòu)及其制法，該制法先形成線路層于導(dǎo)體件上；設(shè)置電子元件于該線路層上；形成絕緣層于該導(dǎo)體件上以包覆該電子元件與該線路層；以及移除部分該導(dǎo)體件，使該導(dǎo)體件成為多個(gè)導(dǎo)電凸塊，所以當(dāng)該電子封裝結(jié)構(gòu)以表面粘著技術(shù)(SMT)設(shè)于電路板上時(shí)，該些導(dǎo)電凸塊容易對(duì)位于該電路板上的接點(diǎn)，因而能有效降低SMT制程的不良率。
【專利說(shuō)明】
電子封裝結(jié)構(gòu)及其制法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種封裝技術(shù)，尤指一種電子封裝結(jié)構(gòu)的制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢(shì)。為了滿足半導(dǎo)體封裝件微型化(miniaturizat1n)的封裝需求，所以朝著降低承載晶片的封裝基板的厚度發(fā)展。
[0003]圖1A至圖1D為現(xiàn)有無(wú)核心層(coreless)的半導(dǎo)體封裝件I的制法的剖視示意圖。
[0004]如圖1A所示，形成一線路層11于一載板10上，其中，該線路層11包含一置晶墊111與多個(gè)電性連接墊112，該些該電性連接墊112圍繞該置晶墊111。
[0005]如圖1B所示，將一半導(dǎo)體晶片12接置于該線路層11的置晶墊111上，并利用多個(gè)焊線120電性連接該半導(dǎo)體晶片12與該線路層11的電性連接墊112。之后，形成用于包覆該半導(dǎo)體晶片12與該些焊線120的絕緣層13。
[0006]如圖1C所示，移除該載板10，以外露出該線路層11與該絕緣層13底部。
[0007]如圖1D所示，形成一表面處理層14于該線路層11的外露表面上，再形成一絕緣保護(hù)層15于該絕緣層11底部，且令該表面處理層14外露于該絕緣保護(hù)層15。之后，形成多個(gè)如焊球的導(dǎo)電元件16于該表面處理層14上，并進(jìn)行切單作業(yè)。
[0008]惟，于現(xiàn)有半導(dǎo)體封裝件I的制法中，該線路層11的外露表面齊平該該絕緣層13底部，所以當(dāng)該半導(dǎo)體封裝件I以表面粘著技術(shù)(Surface Mounting Technology，簡(jiǎn)稱SMT)設(shè)于電路板上時(shí)，該些線路層11上的導(dǎo)電元件16不易對(duì)位于該電路板上的接點(diǎn)，導(dǎo)致SMT制程的不良率提高。
[0009]因此，如何克服上述現(xiàn)有技術(shù)的種種問(wèn)題，實(shí)已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0010]鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種電子封裝結(jié)構(gòu)及其制法，能有效降低SMT制程的不良率。
[0011]本發(fā)明的電子封裝結(jié)構(gòu)，包括:絕緣層，其具有相對(duì)的第一表面與第二表面；線路層，其自該第二表面嵌埋于該絕緣層中；至少一電子元件，其埋設(shè)于該絕緣層中并設(shè)于該線路層上，且該電子元件電性連接至該線路層；以及多個(gè)導(dǎo)電凸塊，其設(shè)于該線路層上并外露出該絕緣層的第二表面。
[0012]本發(fā)明還提供一種電子封裝結(jié)構(gòu)的制法，其包括:形成線路層于一導(dǎo)體件上；設(shè)置至少一電子元件于該線路層上，且令該電子元件電性連接該線路層；形成絕緣層于該導(dǎo)體件上，以令該絕緣層包覆該電子元件與該線路層，其中，該絕緣層具有相對(duì)的第一表面與第二表面，且該絕緣層以其第二表面結(jié)合至該導(dǎo)體件上；以及移除部分該導(dǎo)體件，使該導(dǎo)體件的保留部分成為多個(gè)導(dǎo)電凸塊，且外露出該絕緣層的第二表面。
[0013]前述的電子封裝結(jié)構(gòu)及其制法中，該導(dǎo)電凸塊自該絕緣層的第二表面凸出。
[0014]前述的電子封裝結(jié)構(gòu)及其制法中，該導(dǎo)電凸塊的位置未對(duì)齊該電性連接墊的位置。
[0015]前述的電子封裝結(jié)構(gòu)及其制法中，還包括于設(shè)置該電子元件前，形成表面處理層于該線路層上。
[0016]前述的電子封裝結(jié)構(gòu)及其制法中，還包括于設(shè)置該電子元件前，形成表面處理層于該導(dǎo)體件上，以于移除部分該導(dǎo)體件后，該表面處理層位于該導(dǎo)電凸塊上。
[0017]前述的電子封裝結(jié)構(gòu)及其制法中，還包括于移除部分該導(dǎo)體件后，形成表面處理層于該導(dǎo)電凸塊上。
[0018]前述的電子封裝結(jié)構(gòu)及其制法中，還包括于移除部分該導(dǎo)體件后，形成絕緣保護(hù)層于該絕緣層的第二表面上，且令該些導(dǎo)電凸塊外露于該絕緣保護(hù)層。
[0019]另外，前述的電子封裝結(jié)構(gòu)及其制法中，還包括于形成該線路層前，將該導(dǎo)體件覆蓋于一止蝕層上，以于移除部分該導(dǎo)體件后，該止蝕層位于該導(dǎo)電凸塊上。
[0020]由上可知，本發(fā)明的電子封裝結(jié)構(gòu)及其制法中，主要藉由移除部分該導(dǎo)體件，使該導(dǎo)體件成為多個(gè)導(dǎo)電凸塊，所以相較于現(xiàn)有技術(shù)，當(dāng)該電子封裝結(jié)構(gòu)以表面粘著技術(shù)(SMT)設(shè)于電路板上時(shí)，該些導(dǎo)電凸塊上的導(dǎo)電元件容易對(duì)位于該電路板上的接點(diǎn)，因而能有效降低SMT制程的不良率。
【附圖說(shuō)明】
[0021]圖1A至圖1D為現(xiàn)有無(wú)核心層的半導(dǎo)體封裝件的制法的剖視示意圖；
[0022]圖2A至圖2F為本發(fā)明的電子封裝結(jié)構(gòu)的第一實(shí)施例的制法的剖視示意圖；其中，圖2E’至圖2F’為圖2E至圖2F的另一方式；
[0023]圖3A至圖3F為本發(fā)明的電子封裝結(jié)構(gòu)的第二實(shí)施例的制法的剖視示意圖；以及
[0024]圖4本發(fā)明的電子封裝結(jié)構(gòu)的線路層的上視圖。
[0025]符號(hào)說(shuō)明
[0026]I半導(dǎo)體封裝件
[0027]10載板
[0028]11, 21線路層
[0029]111,210置晶墊
[0030]112,211,412電性連接墊
[0031]12半導(dǎo)體晶片
[0032]120，220焊線
[0033]13，23絕緣層
[0034]14，24表面處理層
[0035]15，25絕緣保護(hù)層
[0036]16導(dǎo)電元件
[0037]2，2’，3電子封裝結(jié)構(gòu)
[0038]20導(dǎo)體件
[0039]20’，20”導(dǎo)電凸塊
[0040]20a, 30a上側(cè)
[0041]20b, 30b下側(cè)
[0042]200水平部
[0043]201直立部
[0044]22電子元件
[0045]23a第一表面
[0046]23b第二表面
[0047]30承載件
[0048]36止蝕層
[0049]410導(dǎo)電跡線
[0050]S切割路徑。
【具體實(shí)施方式】
[0051]以下藉由特定的具體實(shí)施例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。
[0052]須知，本說(shuō)明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用于配合說(shuō)明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用于限定本發(fā)明可實(shí)施的限定條件，所以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí)，本說(shuō)明書中所引用的如“上”、“下”、“底”、“第一”、“第二”及“一”等用語(yǔ)，也僅為便于敘述的明了，而非用于限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無(wú)實(shí)質(zhì)變更技術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0053]圖2A至圖2F為本發(fā)明的電子封裝結(jié)構(gòu)2的第一實(shí)施例的制法的剖視示意圖。
[0054]如圖2A所示，提供一具有上側(cè)20a與下側(cè)20b的導(dǎo)體件20。于本實(shí)施例中，該導(dǎo)體件20為銅箔，但不限于此。
[0055]如圖2B所示，以電鍍或沉積銅材方式形成一線路層21于該導(dǎo)體件20的上側(cè)20a上。
[0056]于本實(shí)施例中，該線路層21具有至少一置晶墊210與多個(gè)電性連接墊211。
[0057]于其它實(shí)施例中，該線路層21的布設(shè)可如圖4所示。具體地，該線路層21包含多個(gè)圍繞該置晶墊210的導(dǎo)電跡線410、一置晶墊210與多個(gè)電性連接墊211，412，該導(dǎo)電跡線410可依需求蜿蜒而呈現(xiàn)出多變及復(fù)雜的圖形，且部分該電性連接墊211圍繞該置晶墊210，而部分該電性連接墊412位于該導(dǎo)電跡線410的外端。
[0058]如圖2C所示，形成一表面處理層24于該線路層21的電性連接墊211與該導(dǎo)體件20的下側(cè)20b的部分表面上。
[0059]于本實(shí)施例中，該表面處理層24為有機(jī)保焊膜(Organic SolderabilityPreservatives，簡(jiǎn)稱0SP)、鎳、鈀、金或銀層等。
[0060]此外，于形成該表面處理層24前，可先形成一阻障層(圖略)于該線路層21上，以避免該表面處理層24的金材與線路層21的銅材之間產(chǎn)生迀移(Migrat1n)或擴(kuò)散(Diffus1n)效應(yīng)。
[0061]如圖2D所示，設(shè)置至少一電子元件22于該線路層21的置晶墊210上，且令該電子元件22電性連接該線路層21的電性連接墊211。接著，形成一絕緣層23于該導(dǎo)體件20的上側(cè)20a與該線路層21上，以令該絕緣層23包覆該電子元件22。
[0062]于本實(shí)施例中，該電子元件22藉由打線(即多個(gè)如金線的焊線220)電性連接該些電性連接墊211，且該絕緣層23包覆該些焊線220。
[0063]此外，該電子元件22為主動(dòng)元件、被動(dòng)元件或其組合者，且該主動(dòng)元件為例如半導(dǎo)體晶片，而該被動(dòng)元件為例如電阻、電容及電感。于此，該電子元件22為主動(dòng)元件。
[0064]又，該絕緣層23為模壓(molding)制程制作的封裝膠體，且該絕緣層23具有相對(duì)的第一表面23a與第二表面23b，并以該第二表面23b結(jié)合至該導(dǎo)體件20的上側(cè)20a上。
[0065]另外，于其它實(shí)施例中，該電子元件22也可藉由多個(gè)如焊球的導(dǎo)電凸塊(圖略)電性連接該些電性連接墊211，所以于形成該絕緣層23后，可透過(guò)研磨該絕緣層23，使該電子元件22的背面外露于該絕緣層23的第一表面23a，以供散熱之用。
[0066]如圖2E所示，移除部分該導(dǎo)體件20，使該導(dǎo)體件20的保留部分成為多個(gè)導(dǎo)電凸塊20’，且令該絕緣層23的第二表面23b外露。
[0067]于本實(shí)施例中，該導(dǎo)電凸塊20’自該絕緣層23的第二表面23b凸出。
[0068]此外，以蝕刻方式移除部分該導(dǎo)體件20，所以該絕緣層23的第二表面23b會(huì)呈凹狀，且該表面處理層24可作為蝕刻用的阻層，即保留該表面處理層24所覆蓋的導(dǎo)體件20材質(zhì)，以作為該些導(dǎo)電凸塊20’，使該表面處理層24位于該導(dǎo)電凸塊20’的端面上。
[0069]又，于另一實(shí)施例中，也可于移除部分該導(dǎo)體件20后，再形成該表面處理層24于該導(dǎo)電凸塊20’上，所以于移除部分該導(dǎo)體件20前，需先形成蝕刻用的阻層(圖略)。
[0070]另外，如圖2E’所示，也可以半蝕刻(half etch)方式移除該導(dǎo)體件20，使該導(dǎo)電凸塊20”位于該線路層21的外端，即該導(dǎo)電凸塊2”的位置未對(duì)齊該電性連接墊211的位置。
[0071]如圖2F所示，接續(xù)圖2E的制程，形成一絕緣保護(hù)層25于該絕緣層23的第二表面23b上，且令該些導(dǎo)電凸塊20’凸出并外露于該絕緣保護(hù)層25。之后，沿如圖2E所示的切割路徑S進(jìn)行切單作業(yè)。
[0072]于本實(shí)施例中，該絕緣保護(hù)層25為防焊層，所以于后續(xù)制程中，可形成多個(gè)如焊球的導(dǎo)電元件(圖略)于各該導(dǎo)電凸塊20’上。
[0073]此外，若接續(xù)圖2E’的制程，將得到圖2F’所示的電子封裝結(jié)構(gòu)2’。
[0074]本發(fā)明的制法藉由該些導(dǎo)電凸塊20’，20”凸出該絕緣層23的第二表面23b，所以當(dāng)該電子封裝結(jié)構(gòu)2，2’以表面粘著技術(shù)(SMT)設(shè)于電路板(圖略)上時(shí)，該些導(dǎo)電凸塊20’，20”上的導(dǎo)電元件(圖略)容易對(duì)位于該電路板上的接點(diǎn)，因而能有效降低SMT制程的不良率。
[0075]圖3A至圖3F為本發(fā)明的電子封裝結(jié)構(gòu)3的第二實(shí)施例的制法的剖視示意圖。本實(shí)施例與第一實(shí)施例的差異僅在于新增止蝕層的制程，其它制程大致相同，所以以下僅詳細(xì)說(shuō)明差異處，而不再贅述相同處。
[0076]如圖3A所示，提供一具有上側(cè)30a與下側(cè)30b的承載件30，且該承載件30的上側(cè)具有一止蝕層36。
[0077]如圖3B所示，形成一導(dǎo)體件20于該承載件30上，以令該導(dǎo)體件20包覆該止蝕層36 ;再形成一線路層21于該導(dǎo)體件20上。
[0078]如圖3C所示，形成一表面處理層24于該線路層21的電性連接墊211上。
[0079]如圖3D所示，設(shè)置至少一電子元件22于該線路層21的置晶墊210上，且令該電子元件22電性連接該線路層21的電性連接墊211。接著，形成一絕緣層23于該導(dǎo)體件20與該線路層21上，以令該絕緣層23包覆該電子元件22，且該絕緣層23具有相對(duì)的第一表面23a與第二表面23b，并以該第二表面23b結(jié)合至該導(dǎo)體件20上。
[0080]如圖3E所示，移除該承載件30與部分該導(dǎo)體件20，使該導(dǎo)體件20的保留部分成為多個(gè)導(dǎo)電凸塊20’，且令該絕緣層23的第二表面23b外露。
[0081]于本實(shí)施例中，以蝕刻方式移除部分該導(dǎo)體件20，所以該止蝕層36作為蝕刻用的阻層，即保留該止蝕層36所覆蓋的導(dǎo)體件20，以作為該些導(dǎo)電凸塊20’，使該止蝕層36位于該導(dǎo)電凸塊20’的端面上。
[0082]如圖3F所示，形成一絕緣保護(hù)層25于該絕緣層23的第二表面23b上，且令該些導(dǎo)電凸塊20’外露于該絕緣保護(hù)層25。之后，進(jìn)行切單作業(yè)。
[0083]本發(fā)明提供一種電子封裝結(jié)構(gòu)2，2’，3，包括:一絕緣層23、一線路層21、一電子元件22以及多個(gè)導(dǎo)電凸塊20’，20”。
[0084]所述的絕緣層23具有相對(duì)的第一表面23a與第二表面23b。
[0085]所述的線路層21自該第二表面23b嵌埋于該絕緣層23中。
[0086]所述的電子元件22埋設(shè)于該絕緣層23中并設(shè)于該線路層21上，且令該電子元件22電性連接該線路層21。
[0087]所述的導(dǎo)電凸塊20’，20”設(shè)于該線路層21上并外露出該絕緣層23的第二表面23b ο
[0088]于一實(shí)施例中，該導(dǎo)電凸塊20’，20”自該絕緣層23的第二表面23b凸出。
[0089]于一實(shí)施例中，該電子封裝結(jié)構(gòu)2，2’，3還包括形成于該線路層21上的一表面處理層24。
[0090]于一實(shí)施例中，該電子封裝結(jié)構(gòu)2，2’還包括形成于該導(dǎo)電凸塊20’，20”上的一表面處理層24。
[0091]于一實(shí)施例中，該電子封裝結(jié)構(gòu)2，2’，3還包括一絕緣保護(hù)層25，其形成于該絕緣層23的第二表面23b上，且令該些導(dǎo)電凸塊20’外露于該絕緣保護(hù)層25。
[0092]于一實(shí)施例中，該電子封裝結(jié)構(gòu)3還包括形成于該導(dǎo)電凸塊20’上的一止蝕層36。
[0093]綜上所述，本發(fā)明的電子封裝結(jié)構(gòu)及其制法，藉由移除部分該導(dǎo)體件，使該導(dǎo)體件成為多個(gè)導(dǎo)電凸塊，所以當(dāng)該電子封裝結(jié)構(gòu)以表面粘著技術(shù)(SMT)設(shè)于電路板上時(shí)，該些導(dǎo)電凸塊上的導(dǎo)電元件容易對(duì)位于該電路板上的接點(diǎn)，因而能有效降低SMT制程的不良率。
[0094]上述實(shí)施例僅用于例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
【主權(quán)項(xiàng)】
1.一種電子封裝結(jié)構(gòu)，其特征在于，該電子封裝結(jié)構(gòu)包括: 絕緣層，其具有相對(duì)的第一表面與第二表面； 線路層，其自該第二表面嵌埋于該絕緣層中； 至少一電子元件，其埋設(shè)于該絕緣層中并設(shè)于該線路層上，且該電子元件電性連接至該線路層；以及 多個(gè)導(dǎo)電凸塊，其設(shè)于該線路層上并外露出該絕緣層的第二表面。2.根據(jù)權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征為，該導(dǎo)電凸塊自該絕緣層的第二表面凸出。3.根據(jù)權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征為，該導(dǎo)電凸塊的位置未對(duì)齊該電性連接墊的位置。4.根據(jù)權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征為，該電子封裝結(jié)構(gòu)還包括形成于該線路層上的表面處理層。5.根據(jù)權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征為，該電子封裝結(jié)構(gòu)還包括形成于該導(dǎo)電凸塊上的表面處理層。6.根據(jù)權(quán)利要求1所述的電子封裝結(jié)構(gòu)，其特征為，該電子封裝結(jié)構(gòu)還包括絕緣保護(hù)層，其形成于該絕緣層的第二表面上，且令該些導(dǎo)電凸塊外露于該絕緣保護(hù)層。7.根據(jù)權(quán)利要求1的所述的電子封裝結(jié)構(gòu)，其特征為，該電子封裝結(jié)構(gòu)還包括形成于該導(dǎo)電凸塊上的一止蝕層。8.一種電子封裝結(jié)構(gòu)的制法，其特征為，該制法包括: 形成線路層于一導(dǎo)體件上； 設(shè)置至少一電子元件于該線路層上，且令該電子元件電性連接該線路層； 形成絕緣層于該導(dǎo)體件上，以令該絕緣層包覆該電子元件與該線路層，其中，該絕緣層具有相對(duì)的第一表面與第二表面，且該絕緣層以其第二表面結(jié)合至該導(dǎo)體件上；以及 移除部分該導(dǎo)體件，使該導(dǎo)體件的保留部分成為多個(gè)導(dǎo)電凸塊，且外露出該絕緣層的第二表面。9.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該導(dǎo)電凸塊自該絕緣層的第二表面凸出。10.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該導(dǎo)電凸塊的位置未對(duì)齊該電性連接墊的位置。11.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該制法還包括于設(shè)置該電子元件前，形成表面處理層于該線路層上。12.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該制法還包括于設(shè)置該電子元件前，形成表面處理層于該導(dǎo)體件上。13.根據(jù)權(quán)利要求12所述的電子封裝結(jié)構(gòu)的制法，其特征為，于移除部分該導(dǎo)體件后，該表面處理層位于該導(dǎo)電凸塊上。14.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該制法還包括于移除部分該導(dǎo)體件后，形成表面處理層于該導(dǎo)電凸塊上。15.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該制法還包括于移除部分該導(dǎo)體件后，形成絕緣保護(hù)層于該絕緣層的第二表面上，且令該些導(dǎo)電凸塊外露于該絕緣保護(hù)層。16.根據(jù)權(quán)利要求8所述的電子封裝結(jié)構(gòu)的制法，其特征為，該制法還包括于形成該線路層前，將該導(dǎo)體件覆蓋于一止蝕層上。17.根據(jù)權(quán)利要求16所述的電子封裝結(jié)構(gòu)的制法，其特征為，于移除部分該導(dǎo)體件后，該止蝕層位于該導(dǎo)電凸塊上。
【文檔編號(hào)】H01L23/31GK105990268SQ201510095684
【公開日】2016年10月5日
【申請(qǐng)日】2015年3月4日
【發(fā)明人】白裕呈
【申請(qǐng)人】矽品精密工業(yè)股份有限公司