高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)及制備方法
【專利摘要】本發(fā)明涉及一種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)及制備方法，其包括通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)，第一封裝結(jié)構(gòu)上堆疊有至少一個第二封裝結(jié)構(gòu)；第一封裝結(jié)構(gòu)包括晶圓芯片以及通過晶圓芯片塑封體塑封在所述晶圓芯片上的第一功能芯片，在晶圓芯片塑封體上設(shè)置晶圓芯片連接球；第二封裝結(jié)構(gòu)包括PCB基板以及第二功能芯片，在基板塑封體上設(shè)置基板連接球，在PCB基板的背面設(shè)置下層信號連接線以及下層信號連接開口；第二封裝結(jié)構(gòu)通過下層信號連接開口與第一封裝結(jié)構(gòu)的晶圓芯片連接球?qū)?zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)堆疊在第一封裝結(jié)構(gòu)上。本發(fā)明結(jié)構(gòu)緊湊，實(shí)現(xiàn)了多芯片的封裝結(jié)構(gòu)，系統(tǒng)容量大，能有效提高封裝生產(chǎn)效率，適應(yīng)范圍廣。
【專利說明】
高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)及制備方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種封裝結(jié)構(gòu)及制備方法，尤其是一種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)及制備方法，屬于半導(dǎo)體器件封裝的技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]晶圓級芯片封裝(WL-CSP)技術(shù)是對整片晶圓進(jìn)行封裝測試后再切割得到單個成品芯片的技術(shù)，封裝后的芯片尺寸與裸片一致。晶圓級芯片封裝技術(shù)改變傳統(tǒng)封裝，如陶瓷無引線芯片載具、有機(jī)無引線芯片載具和數(shù)碼相機(jī)模塊式的模式，順應(yīng)了市場對微電子產(chǎn)品日益輕、薄、短、小和低價化要求。經(jīng)晶圓級芯片封裝技術(shù)后的芯片尺寸達(dá)到了高度微型化，芯片成本隨著芯片尺寸的減小和晶圓尺寸的增大而顯著降低。晶圓級芯片封裝技術(shù)是可以將IC設(shè)計(jì)、晶圓制造、封裝測試、基本板制造整合為一體的技術(shù)，是當(dāng)前封裝領(lǐng)域的熱點(diǎn)和未來發(fā)展的趨勢。
[0003]堆疊封裝是一種以較高集成度實(shí)現(xiàn)微型化的良好方式。在堆疊封裝中，封裝內(nèi)封裝(PiP)與封裝外封裝(PoP)對封裝行業(yè)越來越重要，特別是手機(jī)應(yīng)用，因?yàn)檫@種技術(shù)可堆疊出高密度的邏輯設(shè)備。PoP產(chǎn)品有兩個封裝，一個封裝在另一個的上方，用焊球?qū)蓚€封裝結(jié)合。這種封裝將邏輯元件及存貯器元件分別集成在不同的封裝內(nèi)，例如，手機(jī)就采用PoP封裝來集成應(yīng)用處理器與存貯器。PoP封裝克服了晶粒堆疊的主要缺點(diǎn)，如供應(yīng)鏈問題，產(chǎn)量損耗、晶粒利潤低以及其它一些問題。
[0004]由于PoP封裝具有成本低、封裝尺寸較小、多存貯器的混合和匹配邏輯以及組裝的靈活性等優(yōu)點(diǎn)，行業(yè)內(nèi)對PoP封裝的需求不斷在增長，但現(xiàn)有技術(shù)在最后封裝完成后其尺寸與芯片尺寸相同，其工藝及封裝結(jié)構(gòu)決定了其只能對單芯片進(jìn)行封裝，無法進(jìn)行多芯片的封裝，更無法實(shí)現(xiàn)多個封裝體的堆疊封裝。因此，其使用范圍十分有限，市場單一。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)及制備方法，其結(jié)構(gòu)緊湊，實(shí)現(xiàn)了多芯片的封裝結(jié)構(gòu)，系統(tǒng)容量大，能有效提高封裝生產(chǎn)效率，適應(yīng)范圍廣，安全可靠。
[0006]按照本發(fā)明提供的技術(shù)方案，所述高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)，包括通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)，所述第一封裝結(jié)構(gòu)上堆疊有至少一個第二封裝結(jié)構(gòu)；
所述第一封裝結(jié)構(gòu)包括晶圓芯片以及通過晶圓芯片塑封體塑封在所述晶圓芯片上的第一功能芯片，所述第一功能芯片與晶圓芯片匹配電連接，在所述晶圓芯片塑封體上設(shè)置將晶圓芯片引出連接用的晶圓芯片連接球；
第二封裝結(jié)構(gòu)包括PCB基板以及通過基板塑封體塑封在所述PCB基板正面的第二功能芯片，所述第二功能芯片與PCB基板匹配電連接，在所述基板塑封體上設(shè)置與第二功能芯片以及PCB基板電連接的基板連接球，在所述PCB基板的背面設(shè)置下層信號連接線以及使得下層信號連接線露出的下層信號連接開口，所述下層信號連接線與基板連接球電連接； 第二封裝結(jié)構(gòu)通過下層信號連接開口與第一封裝結(jié)構(gòu)的晶圓芯片連接球?qū)?zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)堆疊在第一封裝結(jié)構(gòu)上。
[0007]在第一封裝結(jié)構(gòu)上堆疊有多個第二封裝結(jié)構(gòu)時，位于上方的第二封裝結(jié)構(gòu)通過下層信號連接開口與下方相鄰的第二封裝結(jié)構(gòu)的基板連接球?qū)?zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)堆疊成一體。
[0008]所述晶圓芯片上設(shè)置用于將晶圓芯片連接焊盤重新分布的晶圓芯片焊盤連接重分布層，第一功能芯片通過第一功能芯片引線以及晶圓芯片焊盤連接重分布層與晶圓芯片電連接；
晶圓芯片連接球通過晶圓芯片塑封體上的晶圓塑封體上連接重分布層、晶圓芯片塑封體內(nèi)的晶圓塑封體填充柱以及晶圓芯片焊盤連接重分布層與晶圓芯片電連接。
[0009]所述PCB基板上設(shè)有上層信號連接線，所述上層信號連接線通過PCB基板內(nèi)的導(dǎo)通連接柱與下層信號連接線電連接，第二功能芯片通過第二功能芯片引線與上層信號連接線電連接，
基板連接球通過基板塑封體上的基板塑封體上連接重分布層、基板塑封體內(nèi)的基板塑封體填充柱、上層信號連接線以及導(dǎo)通連接柱與下層信號連接線電連接。
[0010]—種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，所述制備方法包括如下步驟:
步驟1、提供通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)，所述第一封裝結(jié)構(gòu)包括晶圓芯片以及通過晶圓芯片塑封體塑封在所述晶圓芯片上的第一功能芯片，所述第一功能芯片與晶圓芯片匹配電連接，在所述晶圓芯片塑封體上設(shè)置將晶圓芯片引出連接用的晶圓芯片連接球；
步驟2、提供至少一個第二封裝結(jié)構(gòu)，第二封裝結(jié)構(gòu)包括PCB基板以及通過基板塑封體塑封在所述PCB基板正面的第二功能芯片，所述第二功能芯片與PCB基板匹配電連接，在所述基板塑封體上設(shè)置與第二功能芯片以及PCB基板電連接的基板連接球，在所述PCB基板的背面設(shè)置下層信號連接線以及使得下層信號連接線露出的下層信號連接開口，所述下層信號連接線與基板連接球電連接；
步驟3、將第二封裝結(jié)構(gòu)通過下層信號連接開口與第一封裝結(jié)構(gòu)的晶圓芯片連接球?qū)?zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)堆疊在第一封裝結(jié)構(gòu)上。
[0011 ]在第一封裝結(jié)構(gòu)上堆疊有多個第二封裝結(jié)構(gòu)時，位于上方的第二封裝結(jié)構(gòu)通過下層信號連接開口與下方相鄰的第二封裝結(jié)構(gòu)的基板連接球?qū)?zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)堆疊成一體。
[0012]步驟I中，得到第一封裝結(jié)構(gòu)的過程包括如下步驟:
a、提供整片晶圓，所述整片晶圓上具有若干所需結(jié)構(gòu)的晶圓芯片，每個晶圓芯片上均具有用于輸入、輸出的晶圓芯片連接焊盤；
b、在所述晶圓芯片上設(shè)置晶圓芯片焊盤連接重分布層，所述晶圓芯片焊盤連接重分布層與晶圓芯片連接焊盤電連接；
C、在上述晶圓芯片上設(shè)置第一鈍化層，所述第一鈍化層覆蓋在晶圓芯片相應(yīng)的表面以及部分的晶圓芯片焊盤連接重分布層上，以得到使得晶圓芯片焊盤連接重分布層端部裸露的第一鈍化層開口；
d、在上述晶圓芯片上方設(shè)置第一功能芯片，所述第一功能芯片位于第一鈍化層開口間；
e、將上述的第一功能芯片通過第一功能芯片引線與對應(yīng)的晶圓芯片焊盤連接重分布層電連接；
f、對上述的晶圓芯片進(jìn)行塑封，得到壓蓋在第一功能芯片以及晶圓芯片上的晶圓芯片塑封體；
g、對上述的晶圓芯片塑封體進(jìn)行鉆孔，以得到貫通晶圓芯片塑封體且與第一鈍化層開口相對應(yīng)的晶圓塑封體通孔；
h、對上述的晶圓塑封體通孔進(jìn)行電鍍填充，以得到填滿晶圓塑封體通孔的晶圓塑封體填充柱，所述晶圓塑封體填充柱與晶圓芯片焊盤連接重分布層電連接；
1、在上述晶圓芯片塑封體上設(shè)置晶圓塑封體上連接重分布層，所述晶圓塑封體上連接重分布層與晶圓塑封體填充柱電連接；
j、在上述晶圓芯片塑封體上設(shè)置第二鈍化層，所述第二鈍化層覆蓋在晶圓芯片塑封體以及部分的晶圓塑封體上連接重分布層上，以得到使得晶圓塑封體上連接重分布層端部露出的第二鈍化層開口；
k、利用上述第二鈍化層開口，將晶圓芯片連接球焊接在晶圓塑封體上連接重分布層的端部；
1、對上述的整片晶圓進(jìn)行切割分離，以得到所需的第一封裝結(jié)構(gòu)。
[0013]步驟2中，第二封裝結(jié)構(gòu)的制備過程包括如下步驟:
51、提供所需的PCB基板，在所述PCB基板的正面設(shè)置對稱分布的上層信號連接線，在PCB基板的背面設(shè)置與上層信號連接線呈對應(yīng)分布的下層信號連接線，所述下層信號連接線通過PCB基板內(nèi)的導(dǎo)通連接柱與對應(yīng)的上層信號連接線電連接；
PCB基板的正面設(shè)置基板上層鈍化層，PCB基板的背面設(shè)置基板下層鈍化層，基板上層鈍化層覆蓋PCB基板相應(yīng)的正面以及部分的上層信號連接線，以得到使得上層信號連接線所需區(qū)域露出的上層信號連接開口；基板下層鈍化層覆蓋PCB基板相應(yīng)的背面以及部分的下層信號連接線，以得到使得下層信號連接線所需區(qū)域露出的下層信號連接開口，所述下層信號連接開口與上層信號連接開口呈相互對應(yīng)分布；
52、在上述PCB基板的正面設(shè)置第二功能芯片，所述第二功能芯片通過第二功能芯片引線以及上層信號連接開口與上層信號連接線電連接；
53、對上述的PCB基板進(jìn)行塑封，得到壓蓋在第二功能芯片以及PCB基板上的基板塑封體；
54、對上述的基板塑封體進(jìn)行鉆孔，以得到貫通基板塑封體且與上層信號連接開口相對應(yīng)的基板塑封體通孔；
55、對上述的基板塑封體通孔進(jìn)行電鍍填充，以得到填滿基板塑封體通孔的基板塑封體填充柱，所述基板塑封體填充柱與上層信號連接線電連接；
56、在上述基板塑封體上設(shè)置基板塑封體上連接重分布層，所述基板塑封體上連接重分布層的中心區(qū)壓蓋在基板塑封體填充柱上，基板塑封體上連接重分布層與基板塑封體填充柱電連接；
57、在上述基板塑封體上設(shè)置第三鈍化層，所述第三鈍化層覆蓋在基板塑封體以及部分的基板塑封體上連接重分布層上，以使得基板塑封體上連接重分布層端部露出的第三鈍化層開口 ；
S8、利用上述第三鈍化層開口，在上述基板塑封體上連接重分布層上焊接基板連接球。[0014I所述基板連接球?yàn)殄a球。
[0015]本發(fā)明的優(yōu)點(diǎn):第一封裝結(jié)構(gòu)利用WLCSP封裝方式實(shí)現(xiàn)多芯片的封裝結(jié)構(gòu)，第二封裝結(jié)構(gòu)堆疊在第一封裝結(jié)構(gòu)上，使得得到的封裝結(jié)構(gòu)尺寸小，與晶圓芯片的尺寸相同，提高封裝結(jié)構(gòu)的容量以及生產(chǎn)效率，降低封裝成本，適應(yīng)范圍廣，安全可靠。
【附圖說明】
[0016]圖1為本發(fā)明的結(jié)構(gòu)示意圖。
[0017]圖2?圖14為本發(fā)明第一封裝結(jié)構(gòu)的具體實(shí)施工藝步驟圖，其中圖2為本發(fā)明提供整片晶圓的剖視圖。
[0018]圖3為本發(fā)明得到晶圓芯片焊盤連接重分布層的剖視圖。
[0019]圖4為本發(fā)明得到第一鈍化層以及第一鈍化層開口后的剖視圖。
[0020]圖5為本發(fā)明安裝第一功能芯片后的剖視圖。
[0021]圖6為本發(fā)明第一功能芯片通過第一功能芯片引線與晶圓芯片焊盤連接重分布層連接后的剖視圖。
[0022]圖7為本發(fā)明得到晶圓芯片塑封體后的剖視圖。
[0023]圖8為本發(fā)明得到晶圓塑封體通孔后的剖視圖。
[0024]圖9為本發(fā)明得到晶圓塑封體填充柱后的剖視圖。
[0025]圖10為本發(fā)明得到晶圓塑封體上連接重分布層后的剖視圖。
[0026]圖11為本發(fā)明得到第二鈍化層以及第二鈍化層開口后的剖視圖。
[0027]圖12為本發(fā)明焊接晶圓芯片連接球后的剖視圖。
[0028]圖13為本發(fā)明對整片晶圓進(jìn)行切割的示意圖。
[0029]圖14為本發(fā)明切割分離得到第一封裝結(jié)構(gòu)后的剖視圖。
[0030]圖15?圖22為本發(fā)明得到第二封裝結(jié)構(gòu)的具體實(shí)施工藝步驟圖，其中圖15為本發(fā)明提供PCB基板的剖視圖。
[0031 ]圖16為本發(fā)明在PCB基板上安裝第二功能芯片后的剖視圖。
[0032]圖17為本發(fā)明得到基板塑封體后的剖視圖。
[0033]圖18為本發(fā)明得到基板塑封體通孔后的剖視圖。
[0034]圖19為本發(fā)明得到基板塑封體填充柱后的剖視圖。
[0035]圖20為本發(fā)明得到基板塑封體上連接重分布層后的剖視圖。
[0036]圖21為本發(fā)明得到第四鈍化層以及第四鈍化層開口后的剖視圖。
[0037]圖22為本發(fā)明得到第二封裝結(jié)構(gòu)后的剖視圖。
[0038]圖23為本發(fā)明多個第二封裝結(jié)構(gòu)堆疊在第一封裝結(jié)構(gòu)上的剖視圖。
[0039]圖24為本發(fā)明得到封裝結(jié)構(gòu)連接球后的剖視圖。
[0040]附圖標(biāo)記說明:1_整片晶圓、2-晶圓芯片、3-晶圓芯片連接焊盤、4-晶圓芯片焊盤連接重分布層、5-第一鈍化層、6-第一鈍化層開口、7-第一功能芯片、8-第一功能芯片焊接層、9-第一功能芯片引線、10-晶圓芯片塑封體、11-晶圓塑封體通孔、12-晶圓塑封體填充柱、13-晶圓塑封體上連接重分布層、14-第二鈍化層、15-第二鈍化層開口、16-晶圓芯片連接球、17-PCB基板、18-導(dǎo)通連接柱、19-上層信號連接線、20-基板上層鈍化層、21-上層信號連接開口、22-下層信號連接線、23-基板下層鈍化層、24-下層信號連接開口、25-第二功能芯片、26-第二功能芯片焊接層、27-第二功能芯片引線、28-基板塑封體、29-基板塑封體通孔、30-基板塑封體填充柱、31 -基板塑封體上連接重分布層、32-第四鈍化層、33-第四鈍化層開口、34-基板連接球、35-封裝結(jié)構(gòu)連接球、100-第一封裝結(jié)構(gòu)以及200-第二封裝結(jié)構(gòu)。
【具體實(shí)施方式】
[0041 ]下面結(jié)合具體附圖和實(shí)施例對本發(fā)明作進(jìn)一步說明。
[0042]如圖2和圖24所示:為了實(shí)現(xiàn)了多芯片的封裝結(jié)構(gòu)，提高系統(tǒng)容量以及封裝生產(chǎn)效率，本發(fā)明包括通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)100，所述第一封裝結(jié)構(gòu)100上堆疊有至少一個第二封裝結(jié)構(gòu)200;
所述第一封裝結(jié)構(gòu)100包括晶圓芯片2以及通過晶圓芯片塑封體10塑封在所述晶圓芯片2上的第一功能芯片7，所述第一功能芯片7與晶圓芯片2匹配電連接，在所述晶圓芯片塑封體10上設(shè)置將晶圓芯片2引出連接用的晶圓芯片連接球16;
第二封裝結(jié)構(gòu)200包括PCB基板17以及通過基板塑封體28塑封在所述PCB基板17正面的第二功能芯片25，所述第二功能芯片25與PCB基板17匹配電連接，在所述基板塑封體28上設(shè)置與第二功能芯片25以及PCB基板17電連接的基板連接球34，在所述PCB基板17的背面設(shè)置下層信號連接線22以及使得下層信號連接線22露出的下層信號連接開口 24，所述下層信號連接線22與基板連接球34電連接；
第二封裝結(jié)構(gòu)200通過下層信號連接開口 24與第一封裝結(jié)構(gòu)100的晶圓芯片連接球16對準(zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)200堆疊在第一封裝結(jié)構(gòu)100上。
[0043]具體地，第一封裝結(jié)構(gòu)100通過切割晶圓級芯片封裝得到，將第一功能芯片7通過晶圓芯片塑封體10塑封在晶圓芯片2上，實(shí)現(xiàn)第一功能芯片7與晶圓芯片2之間的匹配連接，最后，通過晶圓芯片連接球16能夠?qū)⒌谝还δ苄酒?以及晶圓芯片2進(jìn)行引出，便于與第二封裝結(jié)構(gòu)200的連接配合。由于第一封裝結(jié)構(gòu)100通過切割晶圓級芯片封裝得到，在通過晶圓芯片塑封體10塑封，即在WL-CSP的基礎(chǔ)上，實(shí)現(xiàn)了多芯片的封裝結(jié)構(gòu)。晶圓芯片2、第一功能芯片7的具體類型以及功能類型均可以根據(jù)需要進(jìn)行選擇確定，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0044]PCB基板17的具體形式、第二功能芯片25的類型等均可以根據(jù)需要進(jìn)行選擇確定，第二功能芯片25通過基板塑封體28塑封在PCB基板17上，通過基板連接球34能將第二功能芯片25的輸入輸出引出，通過PCB基板17背面的下層信號連接線22以及下層信號連接開口24用于與第一封裝結(jié)構(gòu)100的配合。第二封裝結(jié)構(gòu)200的下層信號連接開口 24與第一封裝結(jié)構(gòu)100的晶圓芯片連接球16對準(zhǔn)，且通過表面貼裝工藝(SMT)使得第二封裝結(jié)構(gòu)200堆疊在第一封裝結(jié)構(gòu)100上后，下層信號連接線22與晶圓芯片連接球16間電連接，從而能實(shí)現(xiàn)晶圓芯片2、第一功能芯片7以及第二功能芯片25之間匹配連接，實(shí)現(xiàn)所需的數(shù)據(jù)處理等方面的能力，整個堆疊封裝結(jié)構(gòu)，可以通過基板連接球34與外部電路的連接，即實(shí)現(xiàn)與外部電路的輸入、輸出。第二封裝結(jié)構(gòu)200通過表面貼裝工藝堆疊在第一封裝結(jié)構(gòu)100上后，得到的堆疊封裝結(jié)構(gòu)尺寸小，與晶圓芯片2的尺寸相同，生產(chǎn)效率高，適應(yīng)范圍廣。
[0045]進(jìn)一步地，在第一封裝結(jié)構(gòu)100上堆疊有多個第二封裝結(jié)構(gòu)200時，位于上方的第二封裝結(jié)構(gòu)200通過下層信號連接開口 24與下方相鄰的第二封裝結(jié)構(gòu)200的基板連接球34對準(zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)200堆疊成一體。
[0046]本發(fā)明實(shí)施例中，第一封裝結(jié)構(gòu)100上可以堆疊多個第二封裝結(jié)構(gòu)200，當(dāng)堆疊多個第二封裝結(jié)構(gòu)200時，處于下方鄰近第一封裝結(jié)構(gòu)100的第二封裝結(jié)構(gòu)200通過表面貼裝工藝直接堆疊在第一封裝結(jié)構(gòu)100上，其余的第二封裝結(jié)構(gòu)200間相互堆疊，即相鄰的兩個第二封裝結(jié)構(gòu)200間相互堆疊。在第二封裝結(jié)構(gòu)200相互堆疊時，利用下方第二封裝結(jié)構(gòu)200的基板連接球34與上方第二封裝結(jié)構(gòu)200的下層信號連接開口 24對準(zhǔn)，再次利用表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)200相互堆疊。多個第二封裝結(jié)構(gòu)200堆疊后，利用最上方第二封裝結(jié)構(gòu)200的基板連接球34與外部電路連接，即與外部電路間實(shí)現(xiàn)所需的輸入與輸出能力。
[0047]進(jìn)一步地，所述晶圓芯片2上設(shè)置用于將晶圓芯片連接焊盤3重新分布的晶圓芯片焊盤連接重分布層4，第一功能芯片7通過第一功能芯片引線9以及晶圓芯片焊盤連接重分布層4與晶圓芯片2電連接；
晶圓芯片連接球16通過晶圓芯片塑封體10上的晶圓塑封體上連接重分布層13、晶圓芯片塑封體10內(nèi)的晶圓塑封體填充柱12以及晶圓芯片焊盤連接重分布層4與晶圓芯片2電連接。
[0048]本發(fā)明實(shí)施例中，晶圓芯片連接焊盤3用于實(shí)現(xiàn)晶圓芯片2與外部電路之間的輸入以及輸出，通過晶圓芯片焊盤連接重分布層4能改變晶圓芯片2的輸入、輸出連接位置，即通過晶圓芯片焊盤連接重分布層4只是改變晶圓芯片連接焊盤3的位置，對晶圓芯片2的功能等不受影響，通過晶圓芯片焊盤連接重分布層4與晶圓芯片連接焊盤3間的電連接，便于晶圓芯片2與第一功能芯片7等的連接配合，具體為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0049]第一功能芯片7位于晶圓芯片2的上方，利用第一功能芯片引線9以及晶圓芯片焊盤連接重分布層4與晶圓芯片2電連接。晶圓芯片連接球16位于晶圓芯片塑封體10上，為了實(shí)現(xiàn)晶圓芯片連接球16與晶圓芯片2的電連接，需要在晶圓芯片塑封體10上設(shè)置晶圓塑封體上連接重分布層13，并在晶圓芯片塑封體10內(nèi)設(shè)置晶圓塑封體填充柱12，晶圓芯片連接球16與晶圓芯片2電連接，能將晶圓芯片2以及第一功能芯片7的信號進(jìn)行輸入或輸出。
[0050]進(jìn)一步地，所述PCB基板17上設(shè)有上層信號連接線19，所述上層信號連接線19通過PCB基板17內(nèi)的導(dǎo)通連接柱18與下層信號連接線22電連接，第二功能芯片25通過第二功能芯片引線27與上層信號連接線19電連接，
基板連接球34通過基板塑封體28上的基板塑封體上連接重分布層31、基板塑封體28內(nèi)的基板塑封體填充柱30、上層信號連接線19以及導(dǎo)通連接柱18與下層信號連接線22電連接。
[0051]本發(fā)明實(shí)施例中，通過多層結(jié)構(gòu)的PCB基板17與第二功能芯片25連接配合，下層信號連接線22通過導(dǎo)通連接柱18與上層信號連接線19的電連接，從而能將第二功能芯片25的信號通過上層信號連接線19、導(dǎo)通連接柱18引出到下層信號連接線22，便于后續(xù)的封裝連接配合。
[0052]如圖14、圖22、圖23以及圖24所不，上述尚堆置晶圓系統(tǒng)級封裝結(jié)構(gòu)可以通過下述的工藝布置實(shí)現(xiàn)，具體地，所述制備方法包括如下步驟:
步驟1、提供通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)100，所述第一封裝結(jié)構(gòu)100包括晶圓芯片2以及通過晶圓芯片塑封體10塑封在所述晶圓芯片2上的第一功能芯片7，所述第一功能芯片7與晶圓芯片2匹配電連接，在所述晶圓芯片塑封體10上設(shè)置將晶圓芯片2引出連接用的晶圓芯片連接球16;
如圖2?圖14所示，得到第一封裝結(jié)構(gòu)100的過程包括如下步驟:a、提供整片晶圓I，所述整片晶圓I上具有若干所需結(jié)構(gòu)的晶圓芯片2，每個晶圓芯片2上均具有用于輸入、輸出的晶圓芯片連接焊盤3;
如圖2所示，提供的整片晶圓I上已經(jīng)制備得到所需的晶圓芯片2，具體制備得到晶圓芯片2的過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。同理，晶圓芯片2的具體結(jié)構(gòu)等均可以根據(jù)需要進(jìn)行選擇。在制備得到的晶圓芯片2上均具有用于輸入、輸出的晶圓芯片連接焊盤3，通過晶圓芯片連接焊盤3能與外部的電路連接，能實(shí)現(xiàn)與外部電路間的輸入與輸出，一般地，晶圓芯片連接焊盤3位于晶圓芯片2中心區(qū)的位置；圖2中以整片晶圓I中的一個晶圓芯片2情況，相鄰的晶圓芯片2間通過芯片邊界隔離。
[0053]b、在所述晶圓芯片2上設(shè)置晶圓芯片焊盤連接重分布層4，所述晶圓芯片焊盤連接重分布層4與晶圓芯片連接焊盤3電連接；
如圖3所示，由于晶圓芯片連接焊盤3的分布位置，為了便于后續(xù)的連接需要，在晶圓芯片2上設(shè)置晶圓芯片焊盤連接重分布層4，晶圓芯片焊盤連接重分布層4覆蓋在晶圓芯片連接焊盤3上，并向外延伸，從而提高晶圓芯片連接焊盤3的連接區(qū)域。為了適應(yīng)輸入輸出需要，設(shè)置兩個晶圓芯片焊盤連接重分布層4分別與晶圓芯片連接焊盤3的連接配合，具體設(shè)置晶圓芯片焊盤連接重分布層4的過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0054]C、在上述晶圓芯片2上設(shè)置第一鈍化層5，所述第一鈍化層5覆蓋在晶圓芯片2相應(yīng)的表面以及部分的晶圓芯片焊盤連接重分布層4上，以得到使得晶圓芯片焊盤連接重分布層4端部裸露的第一鈍化層開口 6;
如圖4所示，通過第一鈍化層5覆蓋晶圓芯片2未設(shè)置芯片焊盤連接重分布層4的區(qū)域，第一鈍化層5覆蓋部分的晶圓芯片焊盤連接重分布層4，能得到第一鈍化層開口 6，一般地，第一鈍化層開口 6位于晶圓芯片焊盤連接重分布層4的端部;具體制備第一鈍化層5以及得到第一鈍化層開口 6的過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0055]d、在上述晶圓芯片2上方設(shè)置第一功能芯片7，所述第一功能芯片7位于第一鈍化層開口 6間；
如圖5所示，第一功能芯片7通過第一功能芯片焊接層8焊接在晶圓芯片2上方的目的，利用第一功能芯片焊接層8實(shí)現(xiàn)對第一功能芯片7的固定與散熱；第一功能芯片7的具體結(jié)構(gòu)形式可以根據(jù)需要進(jìn)行選擇，此處不再贅述。
[0056]e、將上述的第一功能芯片7通過第一功能芯片引線9與對應(yīng)的晶圓芯片焊盤連接重分布層4電連接；
如圖6所示，第一功能芯片7通過兩根第一功能芯片引線9分別與對應(yīng)的晶圓芯片焊盤連接重分布層4電連接，從而實(shí)現(xiàn)第一功能芯片7與晶圓芯片2間的信號互連。
[0057]f、對上述的晶圓芯片2進(jìn)行塑封，得到壓蓋在第一功能芯片7以及晶圓芯片2上的晶圓芯片塑封體10;
如圖7所示，通過一次性塑封，能得到晶圓芯片塑封體10，晶圓芯片塑封體10壓蓋在晶圓芯片2上，從而將第一功能芯片7等塑封在晶圓芯片塑封體10內(nèi)；具體塑封得到晶圓芯片塑封體10的過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0058]g、對上述的晶圓芯片塑封體10進(jìn)行鉆孔，以得到貫通晶圓芯片塑封體10且與第一鈍化層開口 6相對應(yīng)的晶圓塑封體通孔11;
如圖8所示，可使用激光鉆孔工藝在晶圓芯片塑封體10內(nèi)進(jìn)行鉆孔，得到晶圓塑封體通孔11，通過晶圓塑封體通孔11能使得第一鈍化層開口6露出，但晶圓塑封體通孔11不會使得第一功能芯片引線9與晶圓芯片焊盤連接重分布層4的結(jié)合部。
[0059]h、對上述的晶圓塑封體通孔11進(jìn)行電鍍填充，以得到填滿晶圓塑封體通孔11的晶圓塑封體填充柱12，所述晶圓塑封體填充柱12與晶圓芯片焊盤連接重分布層4電連接；
如圖9所示，晶圓塑封體填充柱12可以為銅柱，填充得到晶圓塑封體填充柱12的具體過程為本技術(shù)領(lǐng)域人員所熟知，此處不再贅述。
[0060]1、在上述晶圓芯片塑封體10上設(shè)置晶圓塑封體上連接重分布層13，所述晶圓塑封體上連接重分布層13與晶圓塑封體填充柱12電連接；
如圖10所示，在晶圓芯片塑封體10上設(shè)置晶圓塑封體上連接重分布層13的過程為本技術(shù)領(lǐng)域人員所熟知，晶圓塑封體上連接重分布層13壓蓋在晶圓塑封體填充柱12上，并向外對稱延伸。
[0061]j、在上述晶圓芯片塑封體10上設(shè)置第二鈍化層14，所述第二鈍化層14覆蓋在晶圓芯片塑封體10以及部分的晶圓塑封體上連接重分布層13上，以得到使得晶圓塑封體上連接重分布層13端部露出的第二鈍化層開口 15;
如圖11所示，第二鈍化層14覆蓋在晶圓芯片塑封體10未設(shè)置晶圓塑封體上連接重分布層13的區(qū)域表面，未覆蓋的晶圓塑封體上連接重分布層13形成第二鈍化層開口 15;
k、利用上述第二鈍化層開口 15，將晶圓芯片連接球16焊接在晶圓塑封體上連接重分布層13的端部；
如圖12所示，晶圓芯片連接球16為錫球，通過常規(guī)的焊接工藝，使得晶圓芯片連接球16與晶圓塑封體上連接重分布層13的焊接固定。
[0062]1、對上述的整片晶圓I進(jìn)行切割分離，以得到所需的第一封裝結(jié)構(gòu)100。
[0063]如圖13和圖14所示，在上述工藝完成后，通過常規(guī)的切割工藝對整片晶圓I進(jìn)行切割，從而得到第一封裝結(jié)構(gòu)100，從而在WL-CSP的基礎(chǔ)上，實(shí)現(xiàn)了多芯片的封裝結(jié)構(gòu)，提高生產(chǎn)效率。
[0064]步驟2、提供至少一個第二封裝結(jié)構(gòu)200，第二封裝結(jié)構(gòu)200包括PCB基板17以及通過基板塑封體28塑封在所述PCB基板17正面的第二功能芯片25，所述第二功能芯片25與PCB基板17匹配電連接，在所述基板塑封體28上設(shè)置與第二功能芯片25以及PCB基板17電連接的基板連接球34，在所述PCB基板17的背面設(shè)置下層信號連接線22以及使得下層信號連接線22露出的下層信號連接開口 24，所述下層信號連接線22與基板連接球34電連接；
如圖15?圖22所示，第二封裝結(jié)構(gòu)100的制備過程包括如下步驟:
S1、提供所需的PCB基板17，在所述PCB基板17的正面設(shè)置對稱分布的上層信號連接線19，在PCB基板17的背面設(shè)置與上層信號連接線19呈對應(yīng)分布的下層信號連接線22，所述下層信號連接線22通過PCB基板17內(nèi)的導(dǎo)通連接柱18與對應(yīng)的上層信號連接線19電連接；
PCB基板17的正面設(shè)置基板上層鈍化層20，PCB基板17的背面設(shè)置基板下層鈍化層23，基板上層鈍化層20覆蓋PCB基板17相應(yīng)的正面以及部分的上層信號連接線19，以得到使得上層信號連接線19所需區(qū)域露出的上層信號連接開口 21;基板下層鈍化層23覆蓋PCB基板17相應(yīng)的背面以及部分的下層信號連接線22，以得到使得下層信號連接線19所需區(qū)域露出的下層信號連接開口 24，所述下層信號連接開口 24與上層信號連接開口 21呈相互對應(yīng)分布；
如圖15所示，通過本技術(shù)領(lǐng)域常用的技術(shù)手段，能制備得到上層信號連接線19、基板上層鈍化層20、上層信號連接開口 21、下層信號連接線22、基板下層鈍化層23以及下層信號連接開口 24與導(dǎo)通連接柱18。
[0065]S2、在上述PCB基板17的正面設(shè)置第二功能芯片25，所述第二功能芯片25通過第二功能芯片引線27以及上層信號連接開口 21與上層信號連接線19電連接；
如圖16所示，將第二功能芯片25通過第二功能芯片焊接層26焊接在PCB基板17的上方，通過第二功能芯片焊接層26能實(shí)現(xiàn)固定以及散熱的作用，第二功能芯片25位于上層信號連接開口21間，通過第二功能芯片引線27能實(shí)現(xiàn)與上層信號連接線19對應(yīng)的電連接。
[0066]S3、對上述的PCB基板17進(jìn)行塑封，得到壓蓋在第二功能芯片25以及PCB基板17上的基板塑封體28;
如圖17所示，基板塑封體28壓蓋在PCB基板17上，以將第二功能芯片25等塑封在基板塑封體28內(nèi)。
[0067]S4、對上述的基板塑封體28進(jìn)行鉆孔，以得到貫通基板塑封體28且與上層信號連接開口 21相對應(yīng)的基板塑封體通孔29;
如圖18所示，利用激光鉆孔工藝，得到基板塑封體通孔29，通過基板塑封體通孔29能使得上層信號連接開口 21露出。
[0068]S5、對上述的基板塑封體通孔29進(jìn)行電鍍填充，以得到填滿基板塑封體通孔29的基板塑封體填充柱30，所述基板塑封體填充柱30與上層信號連接線19電連接；
如圖19所示，通過電鍍工藝，能得到基板塑封體填充柱30。
[0069]S6、在上述基板塑封體28上設(shè)置基板塑封體上連接重分布層31，所述基板塑封體上連接重分布層31的中心區(qū)壓蓋在基板塑封體填充柱30上，基板塑封體上連接重分布層31與基板塑封體填充柱30電連接；
如圖20所示，利用本技術(shù)領(lǐng)域常用的技術(shù)手段，能制備得到基板塑封體上連接重分布層31，基板塑封體上連接重分布層31覆蓋在基板塑封體填充柱30上，并在基板塑封體填充柱30的兩側(cè)向外延伸，以下下層信號連接開口 24對應(yīng)。
[0070]S7、在上述基板塑封體28上設(shè)置第三鈍化層32，所述第三鈍化層32覆蓋在基板塑封體28以及部分的基板塑封體上連接重分布層31上，以使得基板塑封體上連接重分布層31端部露出的第三鈍化層開口 32;
如圖21所示，所述第三鈍化層開口 32的位置與下層信號連接開口 24的位置呈正對應(yīng)，即第三鈍化層開口 32位于下層洗好連接開口 24的正上方，以便于后續(xù)兩相鄰第二封裝結(jié)構(gòu)200間的連接配合。
[0071 ] S8、利用上述第三鈍化層開口 32，在上述基板塑封體上連接重分布層31上焊接基板連接球34。
[0072]如圖22所示，所述基板連接球34為錫球;焊接基板連接球34后，得到第二封裝結(jié)構(gòu)200。
[0073]步驟3、將第二封裝結(jié)構(gòu)200通過下層信號連接開口24與第一封裝結(jié)構(gòu)100的晶圓芯片連接球16對準(zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)200堆疊在第一封裝結(jié)構(gòu)100上。
[0074]如圖23以及圖24所示，通過表面貼裝工藝能使得第二封裝結(jié)構(gòu)200堆疊在第一封裝結(jié)構(gòu)100上。當(dāng)在第一封裝結(jié)構(gòu)100上堆疊有多個第二封裝結(jié)構(gòu)200時，位于上方的第二封裝結(jié)構(gòu)200通過下層信號連接開口 24與下方相鄰的第二封裝結(jié)構(gòu)200的基板連接球34對準(zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)200堆疊成一體。
[0075]本發(fā)明第一封裝結(jié)構(gòu)100利用WLCSP封裝方式實(shí)現(xiàn)多芯片的封裝結(jié)構(gòu)，第二封裝結(jié)構(gòu)200堆疊在第一封裝結(jié)構(gòu)100上，使得得到的封裝結(jié)構(gòu)尺寸小，與晶圓芯片2的尺寸相同，提高封裝結(jié)構(gòu)的容量以及生產(chǎn)效率，降低封裝成本，適應(yīng)范圍廣，安全可靠。
【主權(quán)項(xiàng)】
1.一種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)，其特征是:包括通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)(100)，所述第一封裝結(jié)構(gòu)(100)上堆疊有至少一個第二封裝結(jié)構(gòu)(200); 所述第一封裝結(jié)構(gòu)(100)包括晶圓芯片(2)以及通過晶圓芯片塑封體(10)塑封在所述晶圓芯片(2)上的第一功能芯片(7)，所述第一功能芯片(7)與晶圓芯片(2)匹配電連接，在所述晶圓芯片塑封體(10)上設(shè)置將晶圓芯片(2)引出連接用的晶圓芯片連接球(16); 第二封裝結(jié)構(gòu)(200)包括PCB基板(17)以及通過基板塑封體(28)塑封在所述PCB基板(17)正面的第二功能芯片(25)，所述第二功能芯片(25)與PCB基板(17)匹配電連接，在所述基板塑封體(28)上設(shè)置與第二功能芯片(25)以及PCB基板(17)電連接的基板連接球(34)，在所述PCB基板(17)的背面設(shè)置下層信號連接線(22)以及使得下層信號連接線(22)露出的下層信號連接開口(24)，所述下層信號連接線(22)與基板連接球(34)電連接； 第二封裝結(jié)構(gòu)(200)通過下層信號連接開口(24)與第一封裝結(jié)構(gòu)(100)的晶圓芯片連接球(16)對準(zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)(200)堆疊在第一封裝結(jié)構(gòu)(100)上。2.根據(jù)權(quán)利要求1所述的高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)，其特征是:在第一封裝結(jié)構(gòu)(100)上堆疊有多個第二封裝結(jié)構(gòu)(200)時，位于上方的第二封裝結(jié)構(gòu)(200)通過下層信號連接開口(24)與下方相鄰的第二封裝結(jié)構(gòu)(200)的基板連接球(34)對準(zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)(200)堆疊成一體。3.根據(jù)權(quán)利要求1所述的高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)，其特征是:所述晶圓芯片(2)上設(shè)置用于將晶圓芯片連接焊盤(3)重新分布的晶圓芯片焊盤連接重分布層(4)，第一功能芯片(7)通過第一功能芯片引線(9)以及晶圓芯片焊盤連接重分布層(4)與晶圓芯片(2)電連接； 晶圓芯片連接球(16)通過晶圓芯片塑封體(10)上的晶圓塑封體上連接重分布層(13)、晶圓芯片塑封體(10)內(nèi)的晶圓塑封體填充柱(12)以及晶圓芯片焊盤連接重分布層(4)與晶圓芯片(2)電連接。4.根據(jù)權(quán)利要求1所述的高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)，其特征是:所述PCB基板(17)上設(shè)有上層信號連接線(19)，所述上層信號連接線(19)通過PCB基板(17)內(nèi)的導(dǎo)通連接柱(18)與下層信號連接線(22)電連接，第二功能芯片(25)通過第二功能芯片引線(27)與上層信號連接線(19)電連接， 基板連接球(34)通過基板塑封體(28)上的基板塑封體上連接重分布層(31)、基板塑封體(28)內(nèi)的基板塑封體填充柱(30)、上層信號連接線(19)以及導(dǎo)通連接柱(18)與下層信號連接線(22)電連接。5.—種高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，其特征是，所述制備方法包括如下步驟: 步驟1、提供通過切割晶圓級芯片封裝得到的第一封裝結(jié)構(gòu)(100)，所述第一封裝結(jié)構(gòu)(100)包括晶圓芯片(2)以及通過晶圓芯片塑封體(10)塑封在所述晶圓芯片(2)上的第一功能芯片(7)，所述第一功能芯片(7)與晶圓芯片(2)匹配電連接，在所述晶圓芯片塑封體(10)上設(shè)置將晶圓芯片(2)引出連接用的晶圓芯片連接球(16); 步驟2、提供至少一個第二封裝結(jié)構(gòu)(200)，第二封裝結(jié)構(gòu)(200)包括PCB基板(17)以及通過基板塑封體(28)塑封在所述PCB基板(17)正面的第二功能芯片(25)，所述第二功能芯片(25)與PCB基板(17)匹配電連接，在所述基板塑封體(28)上設(shè)置與第二功能芯片(25)以及PCB基板(17)電連接的基板連接球(34)，在所述PCB基板(17)的背面設(shè)置下層信號連接線(22)以及使得下層信號連接線(22)露出的下層信號連接開口(24)，所述下層信號連接線(22)與基板連接球(34)電連接； 步驟3、將第二封裝結(jié)構(gòu)(200)通過下層信號連接開口(24)與第一封裝結(jié)構(gòu)(100)的晶圓芯片連接球(16)對準(zhǔn)，并通過表面貼裝工藝使得第二封裝結(jié)構(gòu)(200)堆疊在第一封裝結(jié)構(gòu)(100)上。6.根據(jù)權(quán)利要求5所述高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，其特征是，在第一封裝結(jié)構(gòu)(100)上堆疊有多個第二封裝結(jié)構(gòu)(200)時，位于上方的第二封裝結(jié)構(gòu)(200)通過下層信號連接開口(24)與下方相鄰的第二封裝結(jié)構(gòu)(200)的基板連接球(34)對準(zhǔn)，并通過表面貼裝工藝使得兩相鄰的第二封裝結(jié)構(gòu)(200)堆疊成一體。7.根據(jù)權(quán)利要求5所述高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，其特征是，步驟I中，得到第一封裝結(jié)構(gòu)(100)的過程包括如下步驟: (a)、提供整片晶圓(I)，所述整片晶圓(I)上具有若干所需結(jié)構(gòu)的晶圓芯片(2)，每個晶圓芯片(2)上均具有用于輸入、輸出的晶圓芯片連接焊盤(3); (b)、在所述晶圓芯片(2)上設(shè)置晶圓芯片焊盤連接重分布層(4)，所述晶圓芯片焊盤連接重分布層(4)與晶圓芯片連接焊盤(3)電連接； (C)、在上述晶圓芯片(2)上設(shè)置第一鈍化層(5)，所述第一鈍化層(5)覆蓋在晶圓芯片(2)相應(yīng)的表面以及部分的晶圓芯片焊盤連接重分布層(4)上，以得到使得晶圓芯片焊盤連接重分布層(4)端部裸露的第一鈍化層開口(6); (d)、在上述晶圓芯片(2)上方設(shè)置第一功能芯片(7)，所述第一功能芯片(7)位于第一鈍化層開口(6)間； (e)、將上述的第一功能芯片(7)通過第一功能芯片引線(9)與對應(yīng)的晶圓芯片焊盤連接重分布層(4)電連接； (f)、對上述的晶圓芯片(2)進(jìn)行塑封，得到壓蓋在第一功能芯片(7)以及晶圓芯片(2)上的晶圓芯片塑封體(10); (g)、對上述的晶圓芯片塑封體(10)進(jìn)行鉆孔，以得到貫通晶圓芯片塑封體(10)且與第一鈍化層開口( 6 )相對應(yīng)的晶圓塑封體通孔(11); (h)、對上述的晶圓塑封體通孔(11)進(jìn)行電鍍填充，以得到填滿晶圓塑封體通孔(11)的晶圓塑封體填充柱(12)，所述晶圓塑封體填充柱(12)與晶圓芯片焊盤連接重分布層(4)電連接； (i)、在上述晶圓芯片塑封體(10)上設(shè)置晶圓塑封體上連接重分布層(13)，所述晶圓塑封體上連接重分布層(13)與晶圓塑封體填充柱(12)電連接； (j)、在上述晶圓芯片塑封體(10)上設(shè)置第二鈍化層(14)，所述第二鈍化層(14)覆蓋在晶圓芯片塑封體(10)以及部分的晶圓塑封體上連接重分布層(13)上，以得到使得晶圓塑封體上連接重分布層(13)端部露出的第二鈍化層開口( 15); (k)、利用上述第二鈍化層開口(15)，將晶圓芯片連接球(16)焊接在晶圓塑封體上連接重分布層(13)的端部； (1)、對上述的整片晶圓(I)進(jìn)行切割分離，以得到所需的第一封裝結(jié)構(gòu)(100)。8.根據(jù)權(quán)利要求5所述高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，其特征是，步驟2中，第二封裝結(jié)構(gòu)(10 )的制備過程包括如下步驟: (51)、提供所需的PCB基板(17)，在所述PCB基板(17)的正面設(shè)置對稱分布的上層信號連接線(19)，在PCB基板(17)的背面設(shè)置與上層信號連接線(19)呈對應(yīng)分布的下層信號連接線(22)，所述下層信號連接線(22)通過PCB基板(17)內(nèi)的導(dǎo)通連接柱(18)與對應(yīng)的上層信號連接線(19)電連接； PCB基板(17)的正面設(shè)置基板上層鈍化層(20)，PCB基板(17)的背面設(shè)置基板下層鈍化層(23)，基板上層鈍化層(20)覆蓋PCB基板(17)相應(yīng)的正面以及部分的上層信號連接線(19)，以得到使得上層信號連接線(19)所需區(qū)域露出的上層信號連接開口(21);基板下層鈍化層(23)覆蓋PCB基板(17)相應(yīng)的背面以及部分的下層信號連接線(22)，以得到使得下層信號連接線(19)所需區(qū)域露出的下層信號連接開口(24)，所述下層信號連接開口(24)與上層信號連接開口(21)呈相互對應(yīng)分布； (52)、在上述PCB基板(17)的正面設(shè)置第二功能芯片(25)，所述第二功能芯片(25)通過第二功能芯片引線(27)以及上層信號連接開口(21)與上層信號連接線(19)電連接； (53)、對上述的PCB基板(17)進(jìn)行塑封，得到壓蓋在第二功能芯片(25)以及PCB基板(17)上的基板塑封體(28); (54)、對上述的基板塑封體(28)進(jìn)行鉆孔，以得到貫通基板塑封體(28)且與上層信號連接開口(21)相對應(yīng)的基板塑封體通孔(29)； (55)、對上述的基板塑封體通孔(29)進(jìn)行電鍍填充，以得到填滿基板塑封體通孔(29)的基板塑封體填充柱(30)，所述基板塑封體填充柱(30)與上層信號連接線(19)電連接； (56)、在上述基板塑封體(28)上設(shè)置基板塑封體上連接重分布層(31)，所述基板塑封體上連接重分布層(31)的中心區(qū)壓蓋在基板塑封體填充柱(30)上，基板塑封體上連接重分布層(31)與基板塑封體填充柱(30)電連接； (S7 )、在上述基板塑封體(28 )上設(shè)置第三鈍化層(32),所述第三鈍化層(32 )覆蓋在基板塑封體(28)以及部分的基板塑封體上連接重分布層(31)上，以使得基板塑封體上連接重分布層(31)端部露出的第三鈍化層開口( 32); (S8)、利用上述第三鈍化層開口(32)，在上述基板塑封體上連接重分布層(31)上焊接基板連接球(34)。9.根據(jù)權(quán)利要求5所述高堆疊晶圓系統(tǒng)級封裝結(jié)構(gòu)的制備方法，其特征是，所述基板連接球(34)為錫球。
【文檔編號】H01L21/50GK106024766SQ201610567785
【公開日】2016年10月12日
【申請日】2016年7月18日
【發(fā)明人】徐健
【申請人】華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司