Ldmos器件及其形成方法
【專利摘要】一種LDMOS器件及其形成方法，其中所述LDMOS器件，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有漂移區(qū)和位于漂移區(qū)一側(cè)的體區(qū)，所述漂移區(qū)內(nèi)形成有第一淺溝槽隔離結(jié)構(gòu)；位于第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一溝槽；位于所述第一溝槽的側(cè)壁和底部表面的柵介質(zhì)層；位于柵介質(zhì)層上的柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面；位于所述柵電極一側(cè)的體區(qū)內(nèi)的源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)的漏區(qū)。本發(fā)明的LDMOS器件的尺寸減小，提高了器件的集成度。
【專利說明】
LDMOS器件及其形成方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種LDMOS器件及其形成方法。
【背景技術(shù)】
[0002]功率場效應(yīng)管主要包括垂直雙擴(kuò)散場效應(yīng)管(VDMOS，Vertical Double-DiffusedM0SFET)和橫向雙擴(kuò)散場效應(yīng)管(LDMOS，Lateral Double-Diffused M0SFET)兩種類型。其中，相較于垂直雙擴(kuò)散場效應(yīng)管(VDMOS)，橫向雙擴(kuò)散場效應(yīng)管(LDMOS)具有諸多優(yōu)點(diǎn)，例如，后者具有更好的熱穩(wěn)定性和頻率穩(wěn)定性、更高的增益和耐久性、更低的反饋電容和熱阻，以及恒定的輸入阻抗和更簡單的偏流電路。
[0003]現(xiàn)有技術(shù)中，一種常規(guī)的N型LDMOS器件結(jié)構(gòu)如圖1所示，包括:半導(dǎo)體襯底(圖中未示出)，位于半導(dǎo)體襯底中的P阱100 ;位于P阱100內(nèi)的N型漂移區(qū)101 ;位于N型漂移區(qū)101中的淺溝槽隔離結(jié)構(gòu)104，所述淺溝槽隔離結(jié)構(gòu)104用于增長LDMOS器件導(dǎo)通的路徑，以增大LDMOS器件的擊穿電壓；位于N型漂移區(qū)101—側(cè)的P阱100內(nèi)的P型體區(qū)106 ；位于半導(dǎo)體襯底上的柵極結(jié)構(gòu)105，所述柵極結(jié)構(gòu)105橫跨所述P型體區(qū)106和N型漂移區(qū)101，并部分位于淺溝槽隔離結(jié)構(gòu)104上，所述柵極結(jié)構(gòu)105包括位于半導(dǎo)體襯底上的柵介質(zhì)層、位于柵介質(zhì)層上的柵電極、位于柵介質(zhì)層和柵電極兩側(cè)側(cè)壁上的側(cè)墻；位于柵極結(jié)構(gòu)105 一側(cè)的P型體區(qū)106內(nèi)的源區(qū)102，和位于柵極機(jī)構(gòu)105的另一側(cè)的N型漂移區(qū)101內(nèi)的漏區(qū)103，源區(qū)102和漏區(qū)103的摻雜類型為N型。
[0004]但是，現(xiàn)有的LDMOS器件的尺寸仍較大，不利于集成度的提升。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是怎樣減小LDMOS器件的尺寸。
[0006]為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有漂移區(qū)和位于漂移區(qū)一側(cè)的體區(qū)，所述漂移區(qū)以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)還形成有第一淺溝槽隔離結(jié)構(gòu)；刻蝕去除漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一淺溝槽隔離結(jié)構(gòu)以及漂移區(qū)內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)，在剩余的第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)形成第一溝槽；在所述第一溝槽的側(cè)壁和底部表面形成柵介質(zhì)層；在柵介質(zhì)層上形成柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面；在所述柵電極一側(cè)的體區(qū)內(nèi)形成源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)形成漏區(qū)。
[0007]可選的，所述第一溝槽的深度等于第一淺溝槽隔離結(jié)構(gòu)的深度。
[0008]可選的，所述第一淺溝槽隔離結(jié)構(gòu)的寬度為0.4?0.8微米，所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽或第一淺溝槽隔離結(jié)構(gòu)深度為0.4?1.8微米。
[0009]可選的，所述第一淺溝槽隔離結(jié)構(gòu)寬度從頂部到底部逐漸減小，所述第一淺溝槽隔離結(jié)構(gòu)的頂部邊緣與體區(qū)的頂部邊緣接觸。
[0010]可選的，所述第一溝槽的一側(cè)側(cè)壁暴露出剩余的第一淺溝槽隔離結(jié)構(gòu)的側(cè)壁表面，第一溝槽的另一側(cè)側(cè)壁暴露出體區(qū)的頂部邊緣表面以及體區(qū)和漂移區(qū)之間的部分半導(dǎo)體襯底。
[0011]可選的，在形成源區(qū)和漏區(qū)之前，還包括:在所述柵電極的兩側(cè)側(cè)壁表面上形成側(cè)
m ο
[0012]可選的，刻蝕去除部分第一淺溝槽隔離結(jié)構(gòu)形成第一溝槽的工藝為各向異性的干法刻蝕工藝。
[0013]可選的，所述柵介質(zhì)層的材料為氧化硅。
[0014]可選的，所述柵介質(zhì)層的形成工藝為熱氧化工藝。
[0015]可選的，所述柵介質(zhì)層的形成工藝為化學(xué)氣相沉積工藝。
[0016]可選的，所述柵介質(zhì)層的厚度為120nm?250nm。
[0017]可選的，所述柵電極的材料為多晶硅。
[0018]可選的，所述柵電極的形成過程為:形成覆蓋所述半導(dǎo)體襯底和柵介質(zhì)層且填充滿第一溝槽的柵電極材料層；在所述第一溝槽上方的柵電極材料層上形成掩膜層；以所述掩膜層為掩膜，刻蝕去除掩膜層兩側(cè)的半導(dǎo)體襯底上的柵電極材料層，形成柵電極。
[0019]可選的，所述體區(qū)、漂移區(qū)、源區(qū)和漏區(qū)的形成工藝為離子注入，所述體區(qū)和漂移區(qū)的摻雜類型相反，漂移區(qū)和源區(qū)以及漏區(qū)的摻雜類型相同。
[0020]本發(fā)明還提供了一種LDMOS器件，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有漂移區(qū)和位于漂移區(qū)一側(cè)的體區(qū)，所述漂移區(qū)內(nèi)形成有第一淺溝槽隔離結(jié)構(gòu)；位于第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一溝槽；位于所述第一溝槽的側(cè)壁和底部表面的柵介質(zhì)層；位于柵介質(zhì)層上的柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面；位于所述柵電極一側(cè)的體區(qū)內(nèi)的源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)的漏區(qū)。
[0021]可選的，所述第一溝槽的寬度從頂部向底部逐漸減小。
[0022]可選的，所述第一溝槽的一側(cè)側(cè)壁暴露出第一淺溝槽隔離結(jié)構(gòu)的側(cè)壁表面，第一溝槽的另一側(cè)側(cè)壁暴露出體區(qū)的頂部邊緣表面以及體區(qū)和漂移區(qū)之間的部分半導(dǎo)體襯底。
[0023]可選的，所述第一溝槽的深度等于第一淺溝槽隔離結(jié)構(gòu)的深度。
[0024]可選的，所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽的深度為0.4?1.8微米。
[0025]可選的，所述LDMOS器件為N型的LDMOS器件或者P型的LDMOS器件。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0027]本發(fā)明的LMDOS器件，包括第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一溝槽；位于所述第一溝槽的側(cè)壁和底部表面的柵介質(zhì)層；位于柵介質(zhì)層上的柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面；位于所述柵電極一側(cè)的體區(qū)內(nèi)的源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)的漏區(qū)。LDMOS器件工作時，第一溝槽的底部和側(cè)壁的半導(dǎo)體襯底中可以形成縱向的導(dǎo)電路徑，因而在同等的擊穿電壓條件下，相對于現(xiàn)有技術(shù)中柵極底部形成的橫向?qū)窂降腖DMOS器件，本發(fā)明的LDMOS器件的柵電極寬度可以較小，因而減小了 LDMOS器件的橫向尺寸。
[0028]進(jìn)一步，所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽的深度為0.4?1.8微米，相應(yīng)的第一溝槽內(nèi)形成的柵介質(zhì)層和柵電極的寬度為0.2?0.4微米，第一溝槽中形成的柵介質(zhì)層和柵電極的寬度較小，提高了器件的集成度。
[0029]本發(fā)明的LDMOS器件的形成方法，通過刻蝕去除漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一淺溝槽隔離結(jié)構(gòu)以及漂移區(qū)內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)，在剩余的第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)形成第一溝槽；然后在所述第一溝槽的側(cè)壁和底部表面形成柵介質(zhì)層；在柵介質(zhì)層上形成柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面；在所述柵電極一側(cè)的體區(qū)內(nèi)形成源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)形成漏區(qū)。第一溝槽是通過刻蝕去除部分的第一淺溝槽隔離結(jié)構(gòu)形成，由于第一淺溝槽隔離結(jié)構(gòu)的材料與半導(dǎo)體襯底的材料不相同，刻蝕過程中，第一淺溝槽隔離結(jié)構(gòu)的材料相當(dāng)于半導(dǎo)體襯底的材料具有高的刻蝕選擇比，因而可以將與第一淺溝槽隔離結(jié)構(gòu)接觸部分的半導(dǎo)體襯底作為刻蝕停止層，提高形成的第一溝槽的位置精度，減小了第一溝槽形成的工藝難度；
[0030]另外，本發(fā)明的方法形成的LDMOS器件，柵介質(zhì)層和柵電極位于第一溝槽內(nèi)，LDMOS器件在工作時，第一溝槽的底部和側(cè)壁的半導(dǎo)體襯底中可以形成縱向的導(dǎo)電路徑，因而在同等的擊穿電壓條件下，LDMOS器件的柵電極寬度可以很小，因而減小了形成的LDMOS器件的橫向尺寸。
【附圖說明】
[0031]圖1為現(xiàn)有技術(shù)LDMDOS器件的結(jié)構(gòu)示意圖；
[0032]圖2?圖7為本發(fā)明實(shí)施例LDMOS器件的形成過程的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0033]現(xiàn)有的LDMOS器件通過在漂移區(qū)內(nèi)設(shè)置淺溝槽隔離結(jié)構(gòu)雖然增加了導(dǎo)通路徑的長度，增大了擊穿電壓的大小，但是，柵電極底部的半導(dǎo)體襯底中形成的導(dǎo)通路徑為橫向的導(dǎo)通路徑，柵電極和淺溝槽隔離結(jié)構(gòu)均要占據(jù)一定的橫向?qū)挾龋沟谜麄€LDMOS器件的在半導(dǎo)體襯底上橫向占據(jù)尺寸較大，不利于器件集成度的提升。
[0034]為此，本發(fā)明提供了一種LDMOS器件及其形成方法，本發(fā)明的LDMOS器件的柵電極和柵介質(zhì)層部分位于半導(dǎo)體襯底中的第一溝槽內(nèi)，因而LDMOS器件工作時，第一溝槽的底部和側(cè)壁的半導(dǎo)體襯底中可以形成縱向的導(dǎo)電路徑，因而在同等的擊穿電壓條件下，LDMOS器件的柵電極寬度可以很小，因而減小了 LDMOS器件的橫向尺寸。
[0035]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。在詳述本發(fā)明實(shí)施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護(hù)范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
[0036]圖2?圖7為本發(fā)明實(shí)施例半導(dǎo)體結(jié)構(gòu)的形成過程的結(jié)構(gòu)示意圖。
[0037]參考圖2，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200內(nèi)形成有漂移區(qū)202和位于漂移區(qū)202 —側(cè)的體區(qū)201，所述漂移區(qū)202以及漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)還形成有第一淺溝槽隔離結(jié)構(gòu)212。
[0038]所述半導(dǎo)體襯底200作為后續(xù)形成LDMOS器件的平臺，所述半導(dǎo)體襯底200的材料可以為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC);也可以是絕緣體上硅(SOI)，絕緣體上鍺(GOI);或者還可以為其它的材料，例如砷化鎵等II1-V族化合物。本實(shí)施中，所述半導(dǎo)體襯底200的材料為硅。
[0039]所述半導(dǎo)體襯底200中摻雜有第一導(dǎo)電類型的雜質(zhì)離子，所述第一導(dǎo)電類型的雜質(zhì)離子為P型的雜質(zhì)離子或N型的雜質(zhì)離子。根據(jù)形成的LDMOS器件的類型選擇摻雜雜質(zhì)離子的類型，具體的，當(dāng)形成的LDMOS器件為N型的LDMOS器件時，所述第一導(dǎo)電類型的雜質(zhì)離子為P型的雜質(zhì)離子；當(dāng)形成的LDMOS器件為P型的LDMOS器件時，所述第一導(dǎo)電類型的雜質(zhì)離子為N型的雜質(zhì)離子。
[0040]所述P型的雜質(zhì)離子為硼離子、銦離子、鎵離子中的一種或幾種，所述N型雜質(zhì)離子為磷離子、砷離子、銻離子中的一種或幾種。本實(shí)施例中，以形成N型的LDMOS器件作為示例，通過離子注入工藝在所述半導(dǎo)體襯底200中摻雜N型的雜質(zhì)離子。
[0041]所述半導(dǎo)體襯底200中形成有第一淺溝槽隔離結(jié)構(gòu)212，所述第一淺溝槽隔離203的一部分位于漂移區(qū)202內(nèi)，另一部分位于漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)，后續(xù)通過去除漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)的第一淺溝槽隔離結(jié)構(gòu)212以及漂移區(qū)202內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)精確定位形成的第一溝槽的位置，剩余的第一淺溝槽隔離結(jié)構(gòu)212可以用于增長LDMOS器件的導(dǎo)通路徑。
[0042]本實(shí)施例中，所述第一淺溝槽隔離結(jié)構(gòu)212寬度從頂部到底部逐漸減小，所述第一淺溝槽隔離結(jié)構(gòu)212的頂部邊緣與體區(qū)201的頂部邊緣接觸，后續(xù)通過刻蝕去除部分第一淺溝槽隔離結(jié)構(gòu)212形成第一溝槽時，第一溝槽的一側(cè)側(cè)壁可以暴露出體區(qū)的頂部邊緣表面以及體區(qū)和漂移區(qū)之間的部分半導(dǎo)體襯底，在第一溝槽中形成柵介質(zhì)層和柵電極后，LDMOS器件在工作時，在體區(qū)和漂移區(qū)之間的半導(dǎo)體襯底內(nèi)可以形成沿第一溝槽的側(cè)壁分布的導(dǎo)通溝槽。
[0043]在一實(shí)施例中，所述第一淺溝槽隔離結(jié)構(gòu)212的寬度為0.4?0.8微米，第一淺溝槽隔離結(jié)構(gòu)深度為0.4?1.8微米。
[0044]所述第一淺溝槽隔離結(jié)構(gòu)212的材料可以為氧化硅、氮化硅、氮氧化硅等中的一種或幾種。
[0045]所述第一淺溝槽隔離結(jié)構(gòu)212的形成過程為:在所述半導(dǎo)體襯底200上形成圖形化的掩膜層；以所述圖形化的掩膜層為掩膜，刻蝕所述半導(dǎo)體襯底200形成凹槽；在所述凹槽中填充滿隔離材料，形成第一淺溝槽隔離結(jié)構(gòu)。
[0046]在一實(shí)施例中，所述第一淺溝槽隔離結(jié)構(gòu)212為單層或多層(大于等于兩層)堆疊結(jié)構(gòu)。在一具體的實(shí)施例中，所述第一淺溝槽隔離結(jié)構(gòu)212為雙層堆疊結(jié)構(gòu)，包括位于凹槽的側(cè)壁和底部表面的襯墊層和位于襯墊層表面且填充凹槽的填充層。
[0047]所述半導(dǎo)體襯底200中還形成有第二淺溝槽隔離結(jié)構(gòu)205，所述第二淺溝槽隔離結(jié)構(gòu)205用于電學(xué)隔離后續(xù)形成的漏區(qū)與相鄰的有源區(qū)。
[0048]所述半導(dǎo)體襯底200中還形成有第三淺溝槽隔離結(jié)構(gòu)204，所述第三淺溝槽隔離結(jié)構(gòu)204用于電學(xué)隔離后續(xù)形成的源區(qū)與相鄰的第一摻雜區(qū)。
[0049]所述第二淺溝槽隔離結(jié)構(gòu)205和第三淺溝槽隔離結(jié)構(gòu)204可以與第一淺溝槽隔離結(jié)構(gòu)212在同一工藝步驟形成或不同步驟形成。
[0050]所述體區(qū)201和漂移區(qū)202通過離子注入工藝形成，所述體區(qū)201和漂移區(qū)202內(nèi)摻雜離子的類型不同，具體的，當(dāng)形成N型的LDMOS器件時，所述體區(qū)201的摻雜類型為P型，所述漂移區(qū)202的摻雜類型為N型，當(dāng)形成P型的LDMOS器件時，所述體區(qū)201的摻雜類型為N型，所述漂移區(qū)的摻雜類型為P型。
[0051]由于后續(xù)形成的第一溝槽部分位于漂移區(qū)內(nèi)，相應(yīng)的第一溝槽內(nèi)形成的柵極結(jié)構(gòu)(包括柵介質(zhì)層和柵電極)也部分位于漂移區(qū)內(nèi)，使得柵極結(jié)構(gòu)底部對應(yīng)的漂移區(qū)縱向深度會減小，該區(qū)域?qū)娏鞯膫鬏斖ǖ罆冋緦?shí)施例中，漂移區(qū)202的深度大于所述體區(qū)201的深度，使得第一溝槽內(nèi)形成的柵極結(jié)構(gòu)不會影響導(dǎo)通電流在漂移區(qū)內(nèi)的傳輸或者對導(dǎo)通電流的影響較小。
[0052]第一淺溝槽隔離結(jié)構(gòu)212的深度小于漂移區(qū)202的深度。
[0053]所述第二淺溝槽隔離結(jié)構(gòu)205位于部分位于漂移區(qū)202內(nèi)，部分位于漂移區(qū)202外的半導(dǎo)體襯底200內(nèi)，所述第二淺溝槽隔離結(jié)構(gòu)205的深度小于漂移區(qū)202的深度。
[0054]所述第三淺溝槽隔離結(jié)構(gòu)204位于體區(qū)201內(nèi)，所述第三淺溝槽隔離結(jié)構(gòu)204的深度小于體區(qū)201的深度。
[0055]所述體區(qū)201和漂移區(qū)202可以在第一淺溝槽隔離結(jié)構(gòu)212形成之前或者形成之后形成。
[0056]參考圖3，去除漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)的第一淺溝槽隔離結(jié)構(gòu)以及漂移區(qū)202內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)212 (參考圖1)，在剩余的第一淺溝槽隔離結(jié)構(gòu)203 —側(cè)的漂移區(qū)202內(nèi)、漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)形成第一溝槽206。
[0057]在刻蝕之前，還包括在半導(dǎo)體襯底200上形成圖形化的掩膜層，所述掩膜層中具有暴露出部分剩余的第一淺溝槽隔離結(jié)構(gòu)203表面以及體區(qū)201和漂移區(qū)202之間的半導(dǎo)體襯底表面。
[0058]刻蝕去除漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)的第一淺溝槽隔離結(jié)構(gòu)以及漂移區(qū)202內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)212 (參考圖1)采用各向異性的干法刻蝕工藝，所述干法刻蝕工藝可以為等離子刻蝕工藝。在一實(shí)施例中，所述等離子刻蝕工藝采用的刻蝕氣體包括含碳氟的氣體(比如CF4、C2F6, C3F8等)，源功率為550?1500W，偏置功率為100?300W，刻蝕腔壓力為2?40mtorr，在刻蝕時提高形成的第一溝槽的精度，并減小對第一溝槽底部暴露的半導(dǎo)體襯底的損傷。
[0059]本實(shí)施例中，第一溝槽是通過刻蝕去除部分的第一淺溝槽隔離結(jié)構(gòu)形成，由于第一淺溝槽隔離結(jié)構(gòu)的材料與半導(dǎo)體襯底的材料不相同，刻蝕過程中，第一淺溝槽隔離結(jié)構(gòu)的材料相當(dāng)于半導(dǎo)體襯底的材料具有高的刻蝕選擇比，因而可以將與第一淺溝槽隔離結(jié)構(gòu)接觸部分的半導(dǎo)體襯底作為刻蝕停止層，提高形成的第一溝槽的位置精度，減小了第一溝槽形成的工藝難度。
[0060]本實(shí)施例中，所述第一溝槽的深度等于第一淺溝槽隔離結(jié)構(gòu)的深度。
[0061]形成的第一溝槽的寬度與后續(xù)形成的柵極結(jié)構(gòu)(包括柵介質(zhì)層和位于柵介質(zhì)層上的柵電極)的寬度對應(yīng)，柵極結(jié)構(gòu)底部半導(dǎo)體襯底中形成縱向的導(dǎo)電通道，因而在同等的擊穿電壓情況下，本發(fā)明形成的柵極結(jié)構(gòu)的寬度可以小于現(xiàn)有技術(shù)LDMOS器件中的柵極結(jié)構(gòu)的寬度，即本發(fā)明實(shí)施例中，形成的第一溝槽的寬度小于LDMOS器件中的柵極結(jié)構(gòu)的寬度，在一實(shí)施例中，所述第一溝槽的深度為0.4?1.8微米，第一溝槽的寬度為0.2?0.4微米。
[0062]所述形成的第一溝槽206的一側(cè)側(cè)壁暴露出剩余的第一淺溝槽隔離結(jié)構(gòu)203的側(cè)壁表面，第一溝槽206的另一側(cè)側(cè)壁暴露出體區(qū)201的頂部邊緣表面以及體區(qū)201和漂移區(qū)202之間的部分半導(dǎo)體襯底，后續(xù)在第一溝槽206內(nèi)形成柵介質(zhì)層和柵電極，LDMOS器件在工作時，在第一溝槽206側(cè)壁和底部的半導(dǎo)體襯底中可以形成將體區(qū)201和漂移區(qū)202連通的導(dǎo)通溝道。
[0063]參考圖4，在所述第一溝槽206的側(cè)壁和底部表面形成柵介質(zhì)層207。
[0064]所述柵介質(zhì)層207的材料為氧化硅或其他合適的材料，所述柵介質(zhì)層207的形成工藝為熱氧化工藝或化學(xué)氣相沉積工藝。
[0065]所述柵介質(zhì)層207的厚度為120nm?250nm。
[0066]參考圖5，在柵介質(zhì)層206上形成柵電極208，所述柵電極208填充滿第一溝槽，且所述柵電極208的頂部表面高于半導(dǎo)體襯底200的表面。
[0067]所述柵電極208的材料為多晶硅或其他合適的材料。
[0068]在一實(shí)施例中，所述柵電極208的形成過程為:形成覆蓋所述半導(dǎo)體襯底200以及柵介質(zhì)層207表面的柵電極材料層，所述柵電極材料層填充滿第一溝槽；在第一溝槽上的柵電極材料層表面上形成掩膜層，所述掩膜層中具有暴露出第一溝槽兩側(cè)的柵電極材料層；以所述掩膜層為掩膜，刻蝕去除部分所述柵電極材料層，在柵介質(zhì)層206上形成柵電極208，所述柵電極208填充滿第一溝槽，且所述柵電極208的頂部表面高于半導(dǎo)體襯底200的表面。
[0069]本實(shí)施例中，形成的柵電極208和柵介質(zhì)層207部分位于半導(dǎo)體襯底200中的第一溝槽內(nèi)，因而LDMOS器件工作時，第一溝槽的底部和側(cè)壁的半導(dǎo)體襯底200中可以形成縱向的導(dǎo)電通道，因而在同等的擊穿電壓條件下，LDMOS器件的柵電極寬度可以很小，因而減小了 LDMOS器件的橫向尺寸。
[0070]參考圖6，在所述高出半導(dǎo)體襯底表面200上的柵電極208的兩側(cè)側(cè)壁表面上形成側(cè)墻。
[0071]所述側(cè)墻在后續(xù)進(jìn)行離子注入時用于保護(hù)柵電極，并在離子注入時調(diào)節(jié)源區(qū)在體區(qū)內(nèi)的位置。
[0072]所述側(cè)墻可以為單層或多層(彡2層)堆疊結(jié)構(gòu)。
[0073]所述側(cè)墻的材料可以為氧化硅、氮化硅或氣體刻蝕的材料。
[0074]在一實(shí)施例中，所述側(cè)墻的形成過程為:形成覆蓋所述半導(dǎo)體襯底200上和柵電極208表面的側(cè)墻材料層；無掩膜刻蝕所述側(cè)墻材料層，在所述柵電極208的側(cè)壁表面上形成側(cè)墻。
[0075]參考圖7，在所述柵電極208 —側(cè)的體區(qū)201內(nèi)形成源區(qū)211，在所述柵電極208另一側(cè)的漂移區(qū)202內(nèi)形成漏區(qū)210。
[0076]所述源區(qū)211和漏區(qū)210的形成工藝為離子注入，源區(qū)211和漏區(qū)210的摻雜類型相同，具體的，當(dāng)形成N型的LDMOS器件時，所述源區(qū)211和漏區(qū)210的摻雜類型為N型；當(dāng)形成P型的LDMOS器件時，所述源區(qū)211和漏區(qū)210的摻雜類型為P型。
[0077]源區(qū)211和漏區(qū)210的摻雜類型為N型時，注入的N型雜質(zhì)離子為磷離子、砷離子、銻離子中的一種或幾種，離子注入的能量范圍為600-2000Kev。劑量范圍為lel2-5el2atom/cm3。源區(qū)211和漏區(qū)210的摻雜類型為P型時，注入的P型雜質(zhì)離子為硼離子、銦離子、鎵離子中的一種或幾種，離子注入的能量范圍為20-600Kev。劑量范圍為lel2_2el3atom/cm3。
[0078]還包括，在所述第三隔離結(jié)構(gòu)204的遠(yuǎn)離源區(qū)211 —側(cè)的體區(qū)內(nèi)形成第一摻雜區(qū)213，所述第一摻雜區(qū)213的摻雜類型與體區(qū)201的摻雜類型相同。
[0079]本發(fā)明形成的LDMOS器件在工作，在源區(qū)211、第一溝槽側(cè)壁和底部的半導(dǎo)體襯底、第一溝槽底部的漂移區(qū)、第一淺溝槽隔離結(jié)構(gòu)203的底部的漂移區(qū)和漏區(qū)210之間形成電流導(dǎo)通的路徑。
[0080]本發(fā)明還提供了一種LDMOS器件，請參考圖7，包括:
[0081]半導(dǎo)體襯底200，所述半導(dǎo)體襯底200內(nèi)形成有漂移區(qū)202和位于漂移區(qū)202—側(cè)的體區(qū)201，所述漂移區(qū)202內(nèi)形成有第一淺溝槽隔離結(jié)構(gòu)203 ;
[0082]位于第一淺溝槽隔離結(jié)構(gòu)203 —側(cè)的漂移區(qū)202內(nèi)、以及漂移區(qū)202和體區(qū)201之間的半導(dǎo)體襯底200內(nèi)的第一溝槽；
[0083]位于所述第一溝槽的側(cè)壁和底部表面的柵介質(zhì)層207 ;
[0084]位于柵介質(zhì)層207上的柵電極208，所述柵電極208填充滿第一溝槽，且所述柵電極208的頂部表面高于半導(dǎo)體襯底的表面；
[0085]位于所述柵電極208—側(cè)的體區(qū)201內(nèi)的源區(qū)211，在所述柵電極208另一側(cè)的漂移區(qū)202內(nèi)的漏區(qū)210。
[0086]在一實(shí)施例中，所述第一溝槽的一側(cè)側(cè)壁暴露出第一淺溝槽隔離結(jié)構(gòu)203的側(cè)壁表面，第一溝槽的另一側(cè)側(cè)壁暴露出體區(qū)201的頂部邊緣表面以及體區(qū)201和漂移區(qū)202之間的部分半導(dǎo)體襯底200。
[0087]所述第一溝槽的寬度從頂部向底部逐漸減小
[0088]所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽的深度為0.4?1.8微米。
[0089]所述LDMOS器件為N型的LDMOS器件或者P型的LDMOS器件。
[0090]需要說明的是，本實(shí)施例中，關(guān)于LDMOS器件的其他限定或描述，請前述實(shí)施例中LDMOS器件形成過程部分的相關(guān)限定或描述，在此不再贅述。
[0091]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種LDMOS器件的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有漂移區(qū)和位于漂移區(qū)一側(cè)的體區(qū)，所述漂移區(qū)以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)還形成有第一淺溝槽隔離結(jié)構(gòu)； 刻蝕去除漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一淺溝槽隔離結(jié)構(gòu)以及漂移區(qū)內(nèi)的部分第一淺溝槽隔離結(jié)構(gòu)，在剩余的第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)形成第一溝槽； 在所述第一溝槽的側(cè)壁和底部表面形成柵介質(zhì)層； 在柵介質(zhì)層上形成柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面； 在所述柵電極一側(cè)的體區(qū)內(nèi)形成源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)形成漏區(qū)。2.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一溝槽的深度等于第一淺溝槽隔離結(jié)構(gòu)的深度。3.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一淺溝槽隔離結(jié)構(gòu)的寬度為0.4?0.8微米，所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽或第一淺溝槽隔離結(jié)構(gòu)深度為0.4?1.8微米。4.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述第一淺溝槽隔離結(jié)構(gòu)寬度從頂部到底部逐漸減小，所述第一淺溝槽隔離結(jié)構(gòu)的頂部邊緣與體區(qū)的頂部邊緣接觸。5.如權(quán)利要求4所述的LDMOS器件的形成方法，其特征在于，所述第一溝槽的一側(cè)側(cè)壁暴露出剩余的第一淺溝槽隔離結(jié)構(gòu)的側(cè)壁表面，第一溝槽的另一側(cè)側(cè)壁暴露出體區(qū)的頂部邊緣表面以及體區(qū)和漂移區(qū)之間的部分半導(dǎo)體襯底。6.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，在形成源區(qū)和漏區(qū)之前，還包括:在所述柵電極的兩側(cè)側(cè)壁表面上形成側(cè)墻。7.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，刻蝕去除部分第一淺溝槽隔離結(jié)構(gòu)形成第一溝槽的工藝為各向異性的干法刻蝕工藝。8.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述柵介質(zhì)層的材料為氧化娃。9.如權(quán)利要求8所述的LDMOS器件的形成方法，其特征在于，所述柵介質(zhì)層的形成工藝為熱氧化工藝。10.如權(quán)利要求8所述的LDMOS器件的形成方法，其特征在于，所述柵介質(zhì)層的形成工藝為化學(xué)氣相沉積工藝。11.如權(quán)利要求8所述的LDMOS器件的形成方法，其特征在于，所述柵介質(zhì)層的厚度為120nm ?250nmo12.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述柵電極的材料為多晶娃。13.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述柵電極的形成過程為:形成覆蓋所述半導(dǎo)體襯底和柵介質(zhì)層且填充滿第一溝槽的柵電極材料層；在所述第一溝槽上方的柵電極材料層上形成掩膜層；以所述掩膜層為掩膜，刻蝕去除掩膜層兩側(cè)的半導(dǎo)體襯底上的柵電極材料層，形成柵電極。14.如權(quán)利要求1所述的LDMOS器件的形成方法，其特征在于，所述體區(qū)、漂移區(qū)、源區(qū)和漏區(qū)的形成工藝為離子注入，所述體區(qū)和漂移區(qū)的摻雜類型相反，漂移區(qū)和源區(qū)以及漏區(qū)的摻雜類型相同。15.一種LDMOS器件，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有漂移區(qū)和位于漂移區(qū)一側(cè)的體區(qū)，所述漂移區(qū)內(nèi)形成有第一淺溝槽隔離結(jié)構(gòu)； 位于第一淺溝槽隔離結(jié)構(gòu)一側(cè)的漂移區(qū)內(nèi)、以及漂移區(qū)和體區(qū)之間的半導(dǎo)體襯底內(nèi)的第一溝槽； 位于所述第一溝槽的側(cè)壁和底部表面的柵介質(zhì)層； 位于柵介質(zhì)層上的柵電極，所述柵電極填充滿第一溝槽，且所述柵電極的頂部表面高于半導(dǎo)體襯底的表面； 位于所述柵電極一側(cè)的體區(qū)內(nèi)的源區(qū)，在所述柵電極另一側(cè)的漂移區(qū)內(nèi)的漏區(qū)。16.如權(quán)利要求15所述的LDMOS器件，其特征在于，所述第一溝槽的寬度從頂部向底部逐漸減小。17.如權(quán)利要求15所述的LDMOS器件，其特征在于，所述第一溝槽的一側(cè)側(cè)壁暴露出第一淺溝槽隔離結(jié)構(gòu)的側(cè)壁表面，第一溝槽的另一側(cè)側(cè)壁暴露出體區(qū)的頂部邊緣表面以及體區(qū)和漂移區(qū)之間的部分半導(dǎo)體襯底。18.如權(quán)利要求15所述的LDMOS器件，其特征在于，所述第一溝槽的深度等于第一淺溝槽隔離結(jié)構(gòu)的深度。19.如權(quán)利要求15所述的LDMOS器件，其特征在于，所述第一溝槽的寬度為0.2?0.4微米，所述第一溝槽的深度為0.4?1.8微米。20.如權(quán)利要求15所述的LDMOS器件，其特征在于，所述LDMOS器件為N型的LDMOS器件或者P型的LDMOS器件。
【文檔編號】H01L29/78GK106033777SQ201510125915
【公開日】2016年10月19日
【申請日】2015年3月20日
【發(fā)明人】方磊
【申請人】中芯國際集成電路制造(上海)有限公司