肖特基勢壘二極管及其制備方法
【專利摘要】本發(fā)明提供一種肖特基勢壘二極管及其制備方法，包括：第一導電類型的襯底；第一導電類型的外延層，位于第一導電類型的襯底的表面；若干個溝槽結構；浮板結構，位于溝槽正下方的第一導電類型的外延層內，且與溝槽的底部具有預設的間距；肖特基勢壘層，形成于第一導電類型的外延層的表面；正面電極，形成于肖特基勢壘層表面；背面電極，形成于第一導電類型的襯底背面。本發(fā)明的肖特基勢壘二極管通過在溝槽正下方增設浮板結構，即可以保證在肖特基勢壘二極管正向特性不發(fā)生明顯變化的前提下顯著提高其反向擊穿電壓；又可以通過使用電阻率更小的外延層來降低其正向壓降，從而使肖特基勢壘二極管的性能更加優(yōu)越。
【專利說明】
肖特基勢壘二極管及其制備方法
技術領域
[0001]本發(fā)明屬于半導體器件及制造領域，特別是涉及一種肖特基勢皇二極管及其制備方法。
【背景技術】
[0002]隨著半導體技術的不斷發(fā)展，功率器件作為一種新型器件，被廣泛地應用于磁盤驅動、汽車電子等領域。功率器件需要能夠承受較大的電壓、電流以及功率負載。而現有MOS晶體管等器件無法滿足上述需求，因此，為了滿足應用的需要，各種功率器件成為關注的焦點。
[0003]肖特基勢皇一■極管(SBD)—般是以肖特基金屬(欽、銀、鉆、絡、鉬等)為正極，以N型半導體為負極，利用二者接觸面上形成的勢皇具有整流特性而制成的金屬-半導體器件。因為N型半導體中存在著大量的電子，金屬中僅有極少量的自由電子，所以電子便從濃度高的N型半導體中向濃度低的金屬中擴散。顯然，金屬中沒有空穴，也就不存在空穴自金屬向N型半導體的擴散運動。隨著電子不斷從N型半導體擴散到金屬，N型半導體表面電子濃度逐漸降低，表面電中性被破壞，于是就形成勢皇，其電場方向為N型半導體一金屬。但在該電場作用之下，金屬中的電子也會產生從金屬一N型半導體的漂移運動，從而削弱了由于擴散運動而形成的電場。當建立起一定寬度的空間電荷區(qū)后，電場引起的電子漂移運動和濃度不同引起的電子擴散運動達到相對的平衡，便形成了肖特基勢皇。肖特基勢皇二極管是一種低功耗、超高速半導體器件。最顯著的特點為反向恢復時間極短(可以小到幾納秒)，正向導通壓降低。其多用作高頻、低壓、大電流整流二極管、續(xù)流二極管、保護二極管，也有用在微波通信等電路中作整流二極管、小信號檢波二極管使用。在通信、電源、變頻器、太陽能接線盒等中比較常見。
[0004]肖特基勢皇二極管是常見的兩端器件，它是由金屬和低摻雜N型硅形成肖特基接觸來工作的，常用來形成肖特基接觸的金屬有鈦、鎳、鉑金、鉬及鈷等，這些金屬和表面潔凈的η型硅經快速熱退火后會形成金屬硅化物。近年來，溝槽技術被廣泛使用，各種溝槽型結構被用于肖特基勢皇二極管制作中。制作溝槽型肖特基勢皇二極管結構原因有二:其一，傳統(tǒng)平面型結構容易表面擊穿，對器件的可靠性帶來挑戰(zhàn)，而溝槽型肖特基勢皇二極管克服了平面型結構的這一缺點；其二，溝槽型肖特基勢皇二極管利用電荷平衡(chargebalance)原理可以提高器件的擊穿電壓。
[0005]現有的一種溝槽型肖特基勢皇二極管如圖1所示，所述溝槽型肖特基勢皇二極管包括:第一導電類型的襯底10 ;位于所述第一導電類型的襯底10表面的第一導電類型的外延層11;形成于所述第一導電類型的外延層11內的若干個溝槽結構，所述溝槽結構包括形成于所述第一導電類型的外延層11內的溝槽、位于所述溝槽表面的介質層12、以及填充于所述溝槽內的導電材料13 ;形成于所述第一導電類型的外延層11表面的肖特基勢皇層14;形成于所述肖特基勢皇層14表面的正面電極15 ;以及形成于所述第一導電類型的襯底10背面的背面電極16。然而，上述肖特基勢皇二極管的反向特性，如反向擊穿電壓等性能上往往不如人意。

【發(fā)明內容】

[0006]鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種肖特基勢皇二極管及其制備方法，用于解決現有技術中為了提高肖特基勢皇二極管的擊穿電壓需要大大增加的問題。
[0007]為實現上述目的及其他相關目的，本發(fā)明提供一種肖特基勢皇二極管，所述肖特基勢皇二極管包括:
[0008]第一導電類型的襯底；
[0009]第一導電類型的外延層，位于所述第一導電類型的襯底的表面；
[0010]若干個溝槽結構，包括形成于所述第一導電類型的外延層內的若干個溝槽，形成于所述溝槽內表面的第二介質層，以及填充于所述溝槽內的導電材料；
[0011 ] 浮板結構，位于所述溝槽正下方的所述第一導電類型的外延層內，且與所述溝槽的底部具有預設的間距；
[0012]肖特基勢皇層，形成于所述第一導電類型的外延層的表面。
[0013]作為本發(fā)明的肖特基勢皇二極管的一種優(yōu)選方案，所述導電材料完全填滿所述溝槽或與位于所述溝槽底部的所述第二介質層之間具有空洞。
[0014]作為本發(fā)明的肖特基勢皇二極管的一種優(yōu)選方案，所述浮板結構為具有第二導電類型的單一結構。
[0015]作為本發(fā)明的肖特基勢皇二極管的一種優(yōu)選方案，所述浮板結構包含有多個浮板單元，所述多個浮板單元在垂直方向上串行排列并彼此隔開，每個浮板單元具有第二導電類型摻雜。
[0016]作為本發(fā)明的肖特基勢皇二極管的一種優(yōu)選方案，所述浮板單元之間的間距相等。
[0017]作為本發(fā)明的肖特基勢皇二極管的一種優(yōu)選方案，所述浮板單元具有相等的摻雜濃度。
[0018]本發(fā)明還提供一種肖特基勢皇二極管的制備方法，包括步驟:
[0019]提供第一導電類型的襯底，在所述第一導電類型的襯底表面形成第一導電類型的外延層；
[0020]在所述第一導電類型的外延層內形成若干個溝槽，并在所述溝槽正下方的所述第一導電類型的外延層內形成浮板結構，所述浮板結構與所述溝槽底部具有預設的間距；
[0021]在所述溝槽內表面形成第二介質層，并在所述溝槽內填充導電材料；
[0022]在所述第一導電類型的外延層表面形成肖特基勢皇層。
[0023]作為本發(fā)明的肖特基勢皇二極管的制備方法的一種優(yōu)選方案，在所述第一導電類型的外延層內形成若干個溝槽，并在所述溝槽正下方的所述第一導電類型的外延層內形成浮板結構的方法包括:
[0024]在所述第一導電類型的外延層上形成第一介質層，選擇性刻蝕所述第一介質層及所述第一導電類型的外延層，在所述第一介質層及所述第一導電類型的外延層內形成溝槽；
[0025]以所述第一介質層為保護層，在所述溝槽正下方且距離所述溝槽底部具有預設間距的所述第一導電類型的外延層內注入第二導電類型的離子，以形成所述浮板結構；
[0026]去除所述第一介質層。
[0027]作為本發(fā)明的肖特基勢皇二極管的制備方法的一種優(yōu)選方案，所述方法進一步包含:在所述溝槽正下方進行多次能量不同的第二導電類型離子注入，以形成所述浮板結構，所述浮板結構包含多個垂直方向上串行排列的浮板單元。
[0028]作為本發(fā)明的肖特基勢皇二極管的制備方法的一種優(yōu)選方案，通過設置所述多次離子注入的能量和劑量，使各浮板單元具有相同的摻雜濃度，浮板單元之間具有相等的間距。
[0029]作為本發(fā)明的肖特基勢皇二極管的制備方法的一種優(yōu)選方案，在所述溝槽內表面形成第二介質層，并在所述溝槽內填充導電材料的方法包括:
[0030]在所述第一導電類型的外延層表面及所述溝槽內表面形成第二介質層；
[0031]在所述第二介質層上淀積第一導電類型的多晶硅作為導電材料，所述第一導電類型的多晶硅完全填滿所述溝槽或與位于所述溝槽底部的所述第二介質層之間具有空洞；
[0032]采用刻蝕或化學機械平坦化方法去除所述溝槽外部的所述第一導電類型的多晶娃;
[0033]采用選擇性刻蝕方法去除所述第一導電類型的外延層表面的所述第二介質層，露出所述第一導電類型的外延層的表面。
[0034]如上所述，本發(fā)明提供一種肖特基勢皇二極管及其制備方法，具有以下有益效果:本發(fā)明的肖特基勢皇二極管通過在溝槽正下方增設浮板結構，與現有技術相比，即可以保證在肖特基勢皇二極管正向特性不發(fā)生明顯變化的前提下顯著提高其反向擊穿電壓；又可以通過使用電阻率更小的外延層來降低其正向壓降，從而使肖特基勢皇二極管的性能更加優(yōu)越。
【附圖說明】
[0035]圖1顯示為現有技術中的的肖特基勢皇二極管的結構示意圖。
[0036]圖2顯不為本發(fā)明實施例一中提供的肖特基勢皇一■極管的結構不意圖。
[0037]圖3顯示為本發(fā)明實施例一中提供的肖特基勢皇二極管與現有技術中的肖特基勢皇二極管的反向特性曲線；其中#1為現有技術中的肖特基勢皇二極管的反向特性曲線，#2為本發(fā)明實施例一中提供的肖特基勢皇二極管的反向特性曲線。
[0038]圖4顯示為本發(fā)明實施例一中提供的肖特基勢皇二極管與現有技術中的肖特基勢皇二極管的正向特性曲線；其中#1為現有技術中的肖特基勢皇二極管的正向特性曲線，#2為本發(fā)明實施例一中提供的肖特基勢皇二極管的正向特性曲線。
[0039]圖5顯示為本發(fā)明實施例一中提供的肖特基勢皇二極管的制備方法的流程示意圖。
[0040]圖6至圖15顯示為本發(fā)明實施例一中提供的肖特基勢皇二極管的制備方法在各步驟中所呈現的結構示意圖。
[0041]圖16顯示為本發(fā)明實施例二中提供的肖特基勢皇二極管的結構示意圖。
[0042]元件標號說明
[0043]10第一導電類型的襯底
[0044]11第一導電類型的外延層
[0045]12介質層
[0046]13導電材料
[0047]14肖特基勢皇層
[0048]15正面電極
[0049]16背面電極
[0050]20第一導電類型的襯底
[0051]21第一導電類型的外延層
[0052]22第一介質層
[0053]23第二介質層
[0054]24導電材料
[0055]25溝槽
[0056]26浮板結構
[0057]261浮板單元
[0058]27肖特基勢皇層
[0059]28正面電極
[0060]29背面電極
【具體實施方式】
[0061]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0062]請參閱圖2至圖16。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0063]實施例一
[0064]請參閱圖2，本實施例提供一種肖特基勢皇二極管，所述肖特基勢皇二極管包括:
[0065]第一導電類型的襯底20 ；
[0066]第一導電類型的外延層21，位于所述第一導電類型的襯底20的表面；
[0067]若干個溝槽結構，包括形成于所述第一導電類型的外延層21內的若干個溝槽25，形成于所述溝槽25內表面的第二介質層23，以及填充于所述溝槽25內的導電材料24 ;
[0068]浮板結構26，位于所述溝槽25正下方的所述第一導電類型的外延層21內，且與所述溝槽25的底部具有預設的間距；
[0069]肖特基勢皇層27，形成于所述第一導電類型的外延層21的表面；
[0070]正面電極28，形成于所述肖特基勢皇層27表面；以及
[0071]背面電極29，形成于所述第一導電類型的襯底20背面。
[0072]作為示例，所述第一導電類型的襯底20、所述第一導電類型的外延層21的材料為硅；所述第一導電類型的襯底20為N型重摻雜；所述第一導電類型的外延層21為N型輕摻雜。具體地，在一個實施例中，所述第一導電類型的襯底20的摻雜濃度范圍為1is?121/cm3，所述第一導電類型的襯底20的電阻率不大于0.0lohm-cm ;所述第一導電類型的外延層21的摻雜濃度范圍為114?10 17/cm3，所述第一導電類型的外延層21的厚度為2μηι?50 μ m0
[0073]作為示例，所述溝槽結構采用的所述導電材料24為N型摻雜的多晶硅，摻雜濃度范圍為112?10 1Vcm3;所述溝槽25的寬度和深度根據外延層厚度和濃度而定，在本實施例中，所述溝槽25的厚度為0.5 μ m?20 μ m ;所述第二介質層23的材料為二氧化娃，所述第二介質層23的厚度根據器件反向耐壓的要求而定。所述溝槽結構可以降低器件表面的電場強度，使溝槽底部電場強度最強，保護器件表面，使器件可靠性增強。
[0074]作為示例，所述導電材料24可以完全填滿所述溝槽25或所述導電材料24與位于所述溝槽25底部的所述第二介質層23之間具有空洞。
[0075]作為示例，所述浮板結構26為具有第二導電類型的單一結構，通過在所述第一導電類型的外延層21內進行第二導電類型的離子摻雜而形成。所述第二導電類型的離子為P型摻雜離子，所述浮板結構26內的所述第二導電類型離子的摻雜濃度范圍為I X 112?
IX 11Vcn^在所述溝槽25正下方增設所述浮板結構26，與現有技術相比，即可以保證在肖特基勢皇二極管正向特性不發(fā)生明顯變化的前提下顯著提高其反向擊穿電壓；又可以通過使用電阻率更小的外延層來降低其正向壓降，從而使肖特基勢皇二極管的性能更加優(yōu)越。
[0076]作為示例，所述肖特基勢皇層27為由T1、Pt、N1、Cr、W、Mo、Co中的至少一種金屬與所述第一導電類型的外延層21在快速熱退火工藝下進行反應所形成的金屬硅化物。
[0077]作為示例，所述正面電極28包括AlSiCu/Ti/Ni/Ag等多層金屬膜，所述背面電極29包括Ti/Ni/Ag多層金屬膜。
[0078]請參閱圖3至圖4，圖3為本發(fā)明的肖特基勢皇二極管與現有技術中的肖特基勢皇二極管的反向特性曲線；其中#1為現有技術中的肖特基勢皇二極管的反向特性曲線，#2為本發(fā)明的肖特基勢皇二極管的反向特性曲線；圖4為本發(fā)明的肖特基勢皇二極管與現有技術中的肖特基勢皇二極管的正向特性曲線；其中#1為現有技術中的肖特基勢皇二極管的正向特性曲線，#2為本發(fā)明的肖特基勢皇二極管的正向特性曲線。由圖3至圖4可知，本發(fā)明的肖特基勢皇二極管通過增設所述浮板結構26，使得其本身的擊穿電壓明顯高于現有技術中沒有所述浮板結構26的肖特基勢皇二極管，且二者的漏電水平相當，即本發(fā)明的肖特基勢皇二極管相較于現有技術中的肖特基勢皇二極管的正向特性沒有明顯變化。
[0079]請參閱圖5至圖15，本發(fā)明還提供一種肖特基勢皇二極管的制備方法，包括步驟:
[0080]S1:提供第一導電類型的襯底20，在所述第一導電類型的襯底20表面形成第一導電類型的外延層21 ;
[0081]S2:在所述第一導電類型的外延層21內形成若干個溝槽25，并在所述溝槽25正下方的所述第一導電類型的外延層21內形成浮板結構26，所述浮板結構26與所述溝槽25底部具有預設的間距；
[0082]S3:在所述溝槽25內表面形成第二介質層23，并在所述溝槽25內填充導電材料 24 ；
[0083]S4:在所述第一導電類型的外延層21表面形成肖特基勢皇層27 ;
[0084]S5:在所述肖特基勢皇層27表面形成正面電極28 ；
[0085]S6:在所述第一導電類型的襯底20背面形成背面電極29。
[0086]執(zhí)行SI步驟，請參閱圖5中的SI步驟及圖6，提供第一導電類型的襯底20，在所述第一導電類型的襯底20表面形成第一導電類型的外延層21。
[0087]作為不例，所述第一導電類型的襯底20、第一導電類型的外延層21的材料為娃；所述第一導電類型的襯底20為N型重摻雜；所述第一導電類型的外延層21為N型輕摻雜。具體地，在一個實施例中，所述第一導電類型的襯底20的摻雜濃度范圍為1is?10 2Vcm3,所述第一導電類型的襯底20的電阻率不大于0.0lohm-cm ;所述第一導電類型的外延層21的摻雜濃度范圍為114?10 17/cm3，所述第一導電類型的外延層21的厚度為2 μπι?50 μπι。
[0088]執(zhí)行S2步驟，請參閱圖5中的S2步驟及圖7至圖9，在所述第一導電類型的外延層21內形成若干個溝槽25，并在所述溝槽25正下方的所述第一導電類型的外延層21內形成浮板結構26，所述浮板結構26與所述溝槽25底部具有預設的間距。
[0089]作為示例，在所述第一導電類型的外延層21內形成若干個溝槽25，并在所述溝槽25正下方的所述第一導電類型的外延層21內形成浮板結構26的方法包括以下步驟:
[0090]S21:在所述第一導電類型的外延層21上生長第一介質層22，選擇性刻蝕所述第一介質層22及所述第一導電類型的外延層21，在所述第一介質層22及所述第一導電類型的外延層21內形成溝槽25，如圖7所示；
[0091]S22:以所述第一介質層22為保護層，在所述溝槽25正下方進行多次能量不同的第二導電類型離子注入，以形成所述浮板結構26，如圖8所示；
[0092]S23:去除所述第一介質層22，如圖9所示。
[0093]作為示例，所述第一介質層22的材料為二氧化硅，所述第一介質層22的厚度根據后續(xù)形成所述浮板結構26時進行離子注入的能量而定；所述溝槽25的寬度和深度根據外延層厚度和濃度而定，在本實施例中，所述溝槽25的深度為0.5 μπι?20 μπι。
[0094]需要說明的是，所述溝槽25的形狀可以根據實際情況而定，所述溝槽25的形狀具體可為如本實施例中所示的直角U型，也可以為U型或其他形狀。
[0095]作為示例，通過設置所述多次離子注入的能量和劑量，使各所述浮板單元261具有相同的摻雜濃度，所述浮板單元261之間具有相等的間距。
[0096]作為示例，所述第二導電類型的離子為P型摻雜離子，注入能量為IKeV?IMeV，注入劑量為I X 112?1X10 ls/cm2，所述浮板結構26內的所述第二導電類型離子的摻雜濃度范圍為I X 112?I X 10 1Vcm^在所述溝槽25正下方增設所述浮板結構26，與現有技術相比，即可以保證在肖特基勢皇二極管正向特性不發(fā)生明顯變化的前提下顯著提高其反向擊穿電壓；又可以通過使用電阻率更小的外延層來降低其正向壓降，從而使肖特基勢皇二極管的性能更加優(yōu)越。
[0097]作為示例，采用刻蝕或化學機械平坦化方法去除所述第一介質層22。
[0098]執(zhí)行S3步驟，請參閱圖5中的S3步驟及圖10至圖12，在所述溝槽25內表面形成第二介質層23，并在所述溝槽25內填充導電材料24。
[0099]作為示例，在所述溝槽25內表面形成第二介質層23，并在所述溝槽25內填充導電材料24的方法包括以下步驟:
[0100]S31:在所述第一導電類型的外延層21表面及所述溝槽25內表面淀積或氧化生長第二介質層23，如圖10所示；
[0101]S32:在所述第二介質層23上淀積第一導電類型的多晶硅作為所述導電材料24，如圖11所示；
[0102]S33:采用刻蝕或化學機械平坦化方法去除所述溝槽25外部的所述第一導電類型的多晶娃；
[0103]S34:采用選擇性刻蝕方法去除所述第一導電類型的外延層21表面的所述第二介質層23，露出所述第一導電類型的外延層21的表面，如圖12所示。
[0104]作為示例，所述第二介質層23的材料為二氧化硅層，所述第二介質層23的厚度根據器件反向耐壓的要求而定。所述導電材料24為N型摻雜的多晶硅，摻雜濃度范圍為112?10 1Vcm3;根據所述導電材料24形成工藝條件的不同，所述導電材料24可以完全填滿所述溝槽25或所述導電材料24與位于所述溝槽25底部的所述第二介質層23之間具有空洞。所述溝槽結構可以降低器件表面的電場強度，使溝槽底部電場強度最強，保護器件表面，使器件可靠性增強。
[0105]需要說明的是，在去除所述第一導電類型的外延層21表面的所述第二介質層23之后，還包括一對所述第一導電類型的外延層21表面進行清洗的步驟，以獲得表面光潔的所述第一導電類型的外延層21。
[0106]執(zhí)行S4步驟，請參閱圖5中的S4步驟及圖13，在所述第一導電類型的外延層21表面形成肖特基勢皇層27。
[0107]作為示例，在所述第一導電類型的外延層21表面形成肖特基勢皇層27的方法包括以下步驟:
[0108]S41:在所述第一導電類型的外延層21上表面淀積肖特基金屬層；
[0109]S42:采用快速熱退火工藝使所述肖特基金屬層27與所述第一導電類型的外延層21反應形成金屬硅化物，所述金屬硅化物即為所述肖特基勢皇層27。
[0110]作為示例，所述肖特基金屬層可包含11、？1祖、(>、1、10、(:0中的至少一種金屬；所述肖特基勢皇層27為由T1、Pt、N1、Cr、W、Mo、Co中的至少一種金屬與所述第一導電類型的外延層21在快速熱退火工藝下進行反應所形成的金屬硅化物。
[0111]執(zhí)行S5步驟，請參閱圖5中的S5步驟及圖14，在所述肖特基勢皇層27表面形成正面電極28。
[0112]作為示例，在所述肖特基勢皇層27上淀積單層或多層金屬膜作為所述正面電極28 ;優(yōu)選地，本實施例中，所述正面電極28包括AlSiCu/Ti/Ni/Ag等多層金屬膜。
[0113]需要說明的是，在所述肖特基勢皇層27表面形成所述電極28之后，還包括以下步驟:
[0114]采用光刻刻蝕工藝對所述正面電極28包括的金屬膜進行選擇性刻蝕，形成所述正面電極28的圖形；
[0115]在圖形化的所述正面電極28上淀積保護介質層，并利用光刻刻蝕工藝對所述保護介質層進行選擇性刻蝕，形成所述正面電極28的引線窗口圖形。
[0116]執(zhí)行S6步驟，請參閱圖5中的S6步驟及圖15，在所述第一導電類型的襯底20背面形成背面電極29。
[0117]作為示例，在所述第一導電類型的襯底20背面形成背面電極29的具體方法為:采用化學機械拋光等工藝將所述第一導電類型的襯底20進行背面減薄，在所述第一導電類型的襯底20的背面淀積Ti/Ni/Ag多層金屬膜，將所述Ti/Ni/Ag多層金屬膜進行合金化處理形成所述背面淀積29。
[0118]實施例二
[0119]請參閱圖16，本實施例還提供一種肖特基勢皇二極管，本實施例中所述的肖特基勢皇二極管與實施例一中所述的肖特基勢皇二極管的結構基本相同，具體可參閱實施例一，二者的區(qū)別在于:本實施例中所述的肖特基勢皇二極管中的所述浮板結構26包含有多個浮板單元261，所述多個浮板單元261在垂直方向上串行排列并彼此隔開，每個所述浮板單元261均具有第二導電類型摻雜。即在每個所述溝槽25正下方的所述第一導電類型的外延層21內均包含多個縱向間隔排列的所述浮板單元261。所述浮板單元261之間的間距相等，且所述浮板單元261具有相等的摻雜濃度。
[0120]本實施例中所述的肖特基勢皇二極管的制備方法與實施例一中所述的肖特基勢皇二極管的制備方法相同，具體可參閱實施例一，這里不再累述。
[0121]如上所述，本發(fā)明提供一種肖特基勢皇二極管及其制備方法，本發(fā)明的肖特基勢皇二極管通過在溝槽正下方增設浮板結構，與現有技術相比，即可以保證在肖特基勢皇二極管正向特性不發(fā)生明顯變化的前提下顯著提高其反向擊穿電壓；又可以通過使用電阻率更小的外延層來降低其正向壓降，從而使肖特基勢皇二極管的性能更加優(yōu)越。
[0122]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明，例如，本發(fā)明也可以采用三外延層或多外延層。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【主權項】
1.一種肖特基勢皇二極管，其特征在于，所述肖特基勢皇二極管包括: 第一導電類型的襯底； 第一導電類型的外延層，位于所述第一導電類型的襯底的表面； 若干個溝槽結構，包括形成于所述第一導電類型的外延層內的若干個溝槽，形成于所述溝槽內表面的第二介質層，以及填充于所述溝槽內的導電材料； 浮板結構，位于所述溝槽正下方的所述第一導電類型的外延層內，且與所述溝槽的底部具有預設的間距； 肖特基勢皇層，形成于所述第一導電類型的外延層的表面。2.根據權利要求1所述的肖特基勢皇二極管，其特征在于:所述導電材料完全填滿所述溝槽或與位于所述溝槽底部的所述第二介質層之間具有空洞。3.根據權利要求1所述的肖特基勢皇二極管，其特征在于:所述浮板結構為具有第二導電類型的單一結構。4.根據權利要求1所述的肖特基勢皇二極管，其特征在于:所述浮板結構包含有多個浮板單元，所述多個浮板單元在垂直方向上串行排列并彼此隔開，每個浮板單元具有第二導電類型摻雜。5.根據權利要求4所述的肖特基勢皇二極管，其特征在于:所述浮板單元之間的間距相等。6.根據權利要求4所述的肖特基勢皇二極管，其特征在于:所述浮板單元具有相等的摻雜濃度。7.一種肖特基勢皇二極管的制備方法，其特征在于，包括步驟: 提供第一導電類型的襯底，在所述第一導電類型的襯底表面形成第一導電類型的外延層； 在所述第一導電類型的外延層內形成若干個溝槽，并在所述溝槽正下方的所述第一導電類型的外延層內形成浮板結構，所述浮板結構與所述溝槽底部具有預設的間距； 在所述溝槽內表面形成第二介質層，并在所述溝槽內填充導電材料； 在所述第一導電類型的外延層表面形成肖特基勢皇層。8.根據權利要求7所述的肖特基勢皇二極管的制備方法，其特征在于:在所述第一導電類型的外延層內形成若干個溝槽，并在所述溝槽正下方的所述第一導電類型的外延層內形成浮板結構的方法包括: 在所述第一導電類型的外延層上形成第一介質層，選擇性刻蝕所述第一介質層及所述第一導電類型的外延層，在所述第一介質層及所述第一導電類型的外延層內形成溝槽；以所述第一介質層為保護層，在所述溝槽正下方且距離所述溝槽底部具有預設間距的所述第一導電類型的外延層內注入第二導電類型的離子，以形成所述浮板結構； 去除所述第一介質層。9.根據權利要求8所述的肖特基勢皇二極管的制備方法，其特征在于，所述方法進一步包含:在所述溝槽正下方進行多次能量不同的第二導電類型離子注入，以形成所述浮板結構，所述浮板結構包含多個垂直方向上串行排列的浮板單元。10.根據權利要求9所述的肖特基勢皇二極管的制備方法，其特征在于，通過設置所述多次離子注入的能量和劑量，使各浮板單元具有相同的摻雜濃度，浮板單元之間具有相等的間距。11.根據權利要求7所述的肖特基勢皇二極管的制備方法，其特征在于:在所述溝槽內表面形成第二介質層，并在所述溝槽內填充導電材料的方法包括: 在所述第一導電類型的外延層表面及所述溝槽內表面形成第二介質層； 在所述第二介質層上淀積第一導電類型的多晶硅作為導電材料，所述第一導電類型的多晶硅完全填滿所述溝槽或與位于所述溝槽底部的所述第二介質層之間具有空洞； 采用刻蝕或化學機械平坦化方法去除所述溝槽外部的所述第一導電類型的多晶硅；采用選擇性刻蝕方法去除所述第一導電類型的外延層表面的所述第二介質層，露出所述第一導電類型的外延層的表面。
【文檔編號】H01L29/06GK106033781SQ201510114567
【公開日】2016年10月19日
【申請日】2015年3月16日
【發(fā)明人】郭涵, 鄭晨焱, 張小辛
【申請人】中航（重慶）微電子有限公司