具有晶片邊緣確保結(jié)構(gòu)的半導(dǎo)體晶片的制作方法
【專利摘要】本發(fā)明涉及具有晶片邊緣確保結(jié)構(gòu)的半導(dǎo)體晶片。具有邊緣確保結(jié)構(gòu)的集成電路被設(shè)置為用于例如使用自動(dòng)(或自動(dòng)化)測(cè)試裝備(ATE)更為可靠并且有效地監(jiān)測(cè)晶片邊緣完整性。例如，可以使用晶片邊緣結(jié)構(gòu)測(cè)試全部(100％)的生產(chǎn)材料，而實(shí)際上卻不產(chǎn)生額外的循環(huán)時(shí)間和成本。邊緣確保結(jié)構(gòu)可位于集成電路的邊緣的周圍。邊緣確保結(jié)構(gòu)可包括使用多個(gè)超厚過孔連接至彼此的多個(gè)v形結(jié)構(gòu)。集成電路可包括耦接至邊緣確保結(jié)構(gòu)的墊片。墊片可用于測(cè)量邊緣確保結(jié)構(gòu)的電阻。
【專利說明】
具有晶片邊緣確保結(jié)構(gòu)的半導(dǎo)體晶片
技術(shù)領(lǐng)域
[0001 ]本公開主要涉及具有邊緣確保結(jié)構(gòu)的半導(dǎo)體裝置。
【背景技術(shù)】
[0002]通常，在由硅或其他半導(dǎo)體材料制成的半導(dǎo)體晶圓上大量地制造集成電路()。因此，晶圓然后被切割成方塊狀的獨(dú)立晶片，以組裝到更大的電路或系統(tǒng)中。
[0003]晶片邊緣分層或裂紋能夠?qū)е庐a(chǎn)生可靠性問題和產(chǎn)量損失，并且因此是半導(dǎo)體行業(yè)中的重要關(guān)注問題。在將晶圓切割成塊狀的過程中，晶片邊緣分層或裂紋會(huì)出現(xiàn)，并且由于將具有低k電介質(zhì)的IC引入到65nm技術(shù)的節(jié)點(diǎn)中而使晶片邊緣分層或裂紋惡化。使用低k電介質(zhì)減少了互連耦合電容，但也減少了機(jī)械強(qiáng)度和粘附力。當(dāng)在切割成塊狀的過程中使用激光刻槽時(shí)，晶片邊緣分層和裂紋甚至變得更加嚴(yán)重，在以增大對(duì)晶片邊緣的熱損傷為代價(jià)的情況下，可以減少邊緣碎裂。例如，使用激光在高溫下切割晶圓會(huì)導(dǎo)致金屬氧化。金屬氧化會(huì)擴(kuò)大例如晶片邊緣處的金屬的體積。擴(kuò)大的金屬氧化層不足夠強(qiáng)大并且發(fā)生剝落或裂紋。裂紋可進(jìn)一步進(jìn)入芯片并導(dǎo)致功能失敗。
[0004]解決該問題的一種方式是開發(fā)避免在激光器刻槽之后金屬殘留的方法。但是，難以開發(fā)清除晶圓上以及芯片之間的全部金屬的方法。另一個(gè)選擇是對(duì)晶片進(jìn)行檢查并且篩除具有分層或裂紋的晶片。通常，通過視覺檢查和/或耗時(shí)和無效的手工探測(cè)篩除晶片邊緣分層或裂紋。對(duì)低百分比的樣品執(zhí)行該常規(guī)篩除方法。

【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個(gè)實(shí)施方式，提供了一種半導(dǎo)體晶片，包括:集成電路(1C);和邊緣確保結(jié)構(gòu)，布置在所述集成電路的邊緣周圍，所述邊緣確保結(jié)構(gòu)具有被配置為檢測(cè)所述半導(dǎo)體晶片中裂紋的存在的多個(gè)V形結(jié)構(gòu)。
[0006]其中，每個(gè)V形結(jié)構(gòu)均包括:多個(gè)金屬層，以遞增方式設(shè)置在彼此之上并且被介電材料分離;和多個(gè)過孔，連接所述多個(gè)金屬層中的相鄰金屬層。
[0007]其中，每個(gè)V形結(jié)構(gòu)均包括:第一金屬層;和多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且以階梯狀方式遞增地設(shè)置在彼此之上，所述多個(gè)其他金屬層通過介電材料與所述第一金屬層分離并且彼此分離，其中，所述多個(gè)其他金屬層中的至少一個(gè)包括兩個(gè)部分，每個(gè)部分均橫向地偏離于所述第一金屬層的中心線和直接位于每個(gè)部分的下面的相鄰的金屬層。
[0008]其中，每個(gè)V形結(jié)構(gòu)均包括:第一金屬層;和多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且以階梯狀方式遞增地設(shè)置在彼此之上，所述多個(gè)其他金屬層通過介電材料與所述第一金屬層分離并且彼此分離，其中，所述多個(gè)其他金屬層中的第一部分在第一方向上橫向地偏離于所述第一金屬層的中心線，并且其中，所述第一方向垂直于由所述第一金屬層的所述中心線限定的第二方向。
[0009]其中，所述多個(gè)其他金屬層中的至少一個(gè)第一部分在所述第一方向上橫向地偏離于所述多個(gè)其他金屬層中直接位于所述至少一個(gè)第一部分下面的相鄰金屬層的對(duì)應(yīng)的第一部分。
[0010]其中，所述多個(gè)V形結(jié)構(gòu)中的第一V形結(jié)構(gòu)使用超厚過孔親接至所述多個(gè)V形結(jié)構(gòu)中的第二 V形結(jié)構(gòu)，其中，所述超厚過孔將所述第一 V形結(jié)構(gòu)中的頂部金屬層連接至所述第二 V形結(jié)構(gòu)中的頂部金屬層。
[0011 ]其中，所述多個(gè)V形結(jié)構(gòu)中的第一 V形結(jié)構(gòu)包括:第一金屬層，形成在所述第一 V形結(jié)構(gòu)的底部;第二金屬層，設(shè)置在所述第一金屬層之上并且具有橫向地偏離于所述第一金屬層的中心線的第一部分和第二部分；以及第三金屬層，設(shè)置在所述第二金屬層之上并且具有相對(duì)于所述第二金屬層的相應(yīng)的所述第一部分和所述第二部分橫向地偏離的第一部分和第二部分，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層被介電材料分離，并且其中，所述第一金屬層和所述第二金屬層通過第一多個(gè)過孔連接，并且其中，所述第二金屬層和所述第三金屬層通過第二多個(gè)過孔連接。
[0012]半導(dǎo)體晶片進(jìn)一步包括超厚過孔，所述超厚過孔被設(shè)置為將所述第一V形結(jié)構(gòu)中的所述第三金屬層連接至第二 V形結(jié)構(gòu)中的對(duì)應(yīng)的第三金屬層。
[0013]其中，所述第一金屬層的所述中心線限定豎直方向，并且其中，所述第二金屬層中的所述第一部分和所述第二部分在垂直于所述豎直方向的水平方向上相對(duì)于所述第一金屬層的所述中心線橫向地偏離。
[0014]半導(dǎo)體晶片進(jìn)一步包括:密封環(huán)，所述密封環(huán)形成在所述集成電路周圍；和止裂結(jié)構(gòu)，其中，所述邊緣確保結(jié)構(gòu)形成在所述密封環(huán)與所述止裂結(jié)構(gòu)之間。
[0015]半導(dǎo)體晶片進(jìn)一步包括:金屬層，將所述邊緣確保結(jié)構(gòu)連接至所述密封環(huán);其中，所述集成電路包括被配置為接收探針引腳的集成電路墊片，并且其中，所述集成電路墊片連接至所述密封環(huán)，從而能夠?qū)λ鲞吘壌_保結(jié)構(gòu)進(jìn)行電阻測(cè)試。
[0016]其中，當(dāng)在電阻測(cè)試過程中確定為開路時(shí)，檢測(cè)到所述半導(dǎo)體晶片中裂紋的存在。
[0017]半導(dǎo)體晶片進(jìn)一步包括:金屬層，將所述邊緣確保結(jié)構(gòu)連接至所述止裂結(jié)構(gòu)，其中，所述集成電路包括被配置為接收探針引腳的集成電路墊片，其中，所述集成電路墊片連接至所述止裂結(jié)構(gòu)，從而能夠?qū)λ鲞吘壌_保結(jié)構(gòu)進(jìn)行電阻測(cè)試，并且其中，當(dāng)在所述電阻測(cè)試過程中確定為開路時(shí)，檢測(cè)到所述半導(dǎo)體晶片中裂紋的存在。
[0018]根據(jù)本發(fā)明的另一個(gè)實(shí)施方式，提供了一種半導(dǎo)體晶片，包括:集成電路(1C)，包括被配置為接收探針引腳的集成電路墊片;和邊緣確保結(jié)構(gòu)，具有布置在所述集成電路周圍的多個(gè)V形結(jié)構(gòu)，所述多個(gè)V形結(jié)構(gòu)包括各自具有多個(gè)金屬層的第一 V形結(jié)構(gòu)和第二 V形結(jié)構(gòu)，其中，所述第一V形結(jié)構(gòu)的頂部金屬層通過過孔連接被連接至所述第二V形結(jié)構(gòu)的頂部金屬層；以及其中，所述集成電路墊片連接至所述多個(gè)V形結(jié)構(gòu)中的第三V形結(jié)構(gòu)的金屬層，從而能夠?qū)λ鲞吘壌_保結(jié)構(gòu)進(jìn)行電阻測(cè)試并且確定所述多個(gè)V形結(jié)構(gòu)的任一個(gè)中的裂紋的存在。
[0019]其中，所述第一V形結(jié)構(gòu)的所述多個(gè)金屬層包括:第一金屬層，形成所述第一V形結(jié)構(gòu)的底部；多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且通過介電材料與所述第一金屬層分離;其中，所述多個(gè)其他金屬層中的每個(gè)均包括第一部分和第二部分，所述第一部分在第一水平方向上橫向地偏離于所述第一金屬層的中心線，并且所述第二部分在與所述第一水平方向相反的第二水平方向上橫向地偏離于所述第一金屬層。
[0020]其中，所述第一水平方向和所述第二水平方向垂直于由所述第一金屬層的所述中心線限定的豎直方向。
[0021]其中，所述多個(gè)其他金屬層中的至少一個(gè)的所述第一部分在所述第一水平方向上橫向地偏離于直接位于該第一部分的下面的相鄰金屬層的對(duì)應(yīng)的第一部分，并且其中，所述多個(gè)金屬層中的至少一個(gè)的所述第二部分在所述第二水平方向上橫向地偏離于直接位于該第二部分的下面的相鄰金屬層的對(duì)應(yīng)的第二部分。
[0022]其中，該第一部分和相鄰的所述金屬層中的所述對(duì)應(yīng)的第一部分通過第一多個(gè)過孔連接在一起，并且其中，該第二部分和相鄰的所述金屬層中的所述對(duì)應(yīng)的第二部分通過第二多個(gè)過孔連接在一起。
[0023]其中，所述第一V形結(jié)構(gòu)包括:第一金屬層，形成在所述第一V形結(jié)構(gòu)的底部;第二金屬層，設(shè)置在所述第一金屬層之上并且具有橫向地偏離于所述第一金屬層的中心線第一量的第一部分和第二部分；以及第三金屬層，設(shè)置在所述第二金屬層之上并且具有橫向地偏離于所述第一金屬層的所述中心線第二量的第一部分和第二部分，所述第二量大于所述第一量，其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層被介電材料分離，并且其中，所述第一金屬層和所述第二金屬層通過第一多個(gè)過孔連接，并且其中，所述第二金屬層和所述第三金屬層通過第二多個(gè)過孔連接。
[0024]其中，所述集成電路包括被配置為接收第二探針引腳的第二集成電路墊片，其中，所述第二集成電路墊片連接至所述多個(gè)V形結(jié)構(gòu)中的第四V形結(jié)構(gòu)的金屬層，并且其中，所述第三V形結(jié)構(gòu)的所述金屬層與所述第四V形結(jié)構(gòu)的所述金屬層之間存在間隙。
【附圖說明】
[0025]被結(jié)合在此處并且構(gòu)成本說明書的一部分的所附附圖示出了本公開并且與該描述一起進(jìn)一步用于說明本公開的原理并且能夠使相關(guān)領(lǐng)域技術(shù)人員利用并且使用本公開。
[0026]圖1示出了根據(jù)本公開的實(shí)施方式的晶片的俯視圖。
[0027]圖2a示出了根據(jù)本公開的實(shí)施方式的晶片邊緣確保結(jié)構(gòu)的剖視圖。
[0028]圖2b示出了根據(jù)本公開的實(shí)施方式的晶片邊緣確保結(jié)構(gòu)的俯視圖。
[0029]圖3a示出了根據(jù)本公開的實(shí)施方式的包括晶片邊緣確保結(jié)構(gòu)的晶片的三維圖。
[0030]圖3b示出了根據(jù)本公開的實(shí)施方式的包括連接至晶片邊緣確保結(jié)構(gòu)的墊片的晶片的俯視圖。
[0031]圖4a和圖4b示出了根據(jù)本公開的實(shí)施方式的包括晶片邊緣確保結(jié)構(gòu)的晶片的剖視圖。
[0032]現(xiàn)將參考附圖描述本公開。通常，在附圖中，類似參考標(biāo)號(hào)指示相同或功能相似的元件。此外，通常，參考標(biāo)號(hào)的最左側(cè)數(shù)字確認(rèn)其中該參考標(biāo)號(hào)首先出現(xiàn)的附圖。
【具體實(shí)施方式】
[0033]概述
[0034]具有邊緣確保結(jié)構(gòu)的集成電路被設(shè)置用于例如使用自動(dòng)(或自動(dòng)化)測(cè)試裝備(ATE)更可靠并且有效地監(jiān)測(cè)晶片邊緣的完整性。本公開的實(shí)施方式提供了能夠用于測(cè)試大百分比或甚至100%的半導(dǎo)體晶片的晶片邊緣結(jié)構(gòu)，而實(shí)際上，不產(chǎn)生任何額外的循環(huán)時(shí)間和成本。這與常規(guī)方法(例如使用視覺檢查)的低百分比取樣形成對(duì)照。
[0035]根據(jù)本公開的一種實(shí)施方式，集成電路包括位于集成電路的邊緣周圍的邊緣確保結(jié)構(gòu)。邊緣確保結(jié)構(gòu)被配置為用于檢測(cè)集成電路上的裂紋。在實(shí)施方式中，邊緣確保結(jié)構(gòu)包括多個(gè)V形結(jié)構(gòu)，該多個(gè)V形結(jié)構(gòu)使用多個(gè)超厚過孔連接至彼此。集成電路進(jìn)一步包括耦接至邊緣確保結(jié)構(gòu)的墊片。該墊片被配置為用于測(cè)量邊緣確保結(jié)構(gòu)的電阻，這可提供任何分層或裂紋的指示。
[0036]具體討論
[0037]本公開的下列具體描述參照示出與本公開一致的示例性實(shí)施方式的附圖。因此，示例性實(shí)施方式將會(huì)充分披露本公開的一般特性，在不背離本公開的實(shí)質(zhì)和范圍的情況下，使得本領(lǐng)域技術(shù)人員通過應(yīng)用相關(guān)技術(shù)領(lǐng)域的知識(shí)可以容易地修改示例性實(shí)施方式和/或適應(yīng)該示例性實(shí)施方式的各種應(yīng)用，而無需過度試驗(yàn)。因此，這樣的適應(yīng)和修改旨在落在基于本文示出的教導(dǎo)和引導(dǎo)的示例性實(shí)施方式的含義和多種等同物內(nèi)。應(yīng)當(dāng)理解的是，本文的措詞或術(shù)語用于描述而非限制之目的，因此，由相關(guān)領(lǐng)域技術(shù)人員根據(jù)本文的教導(dǎo)對(duì)本說明書中的術(shù)語或措詞進(jìn)行解釋。因此，具體描述并不意在限制本公開。
[0038]本說明書中描述的實(shí)施方式及說明書中對(duì)“一種實(shí)施方式”、“實(shí)施方式”、“示例性實(shí)施方式”等的參照表示所描述的實(shí)施方式可包括具體的特征、結(jié)構(gòu)、或特性，但是，每個(gè)實(shí)施方式不一定必須包括該具體的特征、結(jié)構(gòu)、或特性。而且，這樣的短語不一定必須指同一實(shí)施方式。進(jìn)一步地，當(dāng)結(jié)合實(shí)施方式描述具體特征、結(jié)構(gòu)、或特性時(shí)，應(yīng)當(dāng)理解的是，本領(lǐng)域技術(shù)人員在知識(shí)范圍內(nèi)能夠結(jié)合其他實(shí)施方式(無論是否明確描述)實(shí)現(xiàn)這樣的特征、結(jié)構(gòu)或特性。
[0039]圖1示出了根據(jù)本公開的實(shí)施方式的半導(dǎo)體晶片100的俯視圖。根據(jù)該實(shí)施例，晶片100包括由密封環(huán)103包圍的集成電路(“1C”)101。密封環(huán)103形成在IC 101周圍，以電和/或環(huán)境地隔離并且保護(hù)1C。例如，密封環(huán)103形成為保護(hù)IC 101免于可能在晶片100上產(chǎn)生的裂紋。密封環(huán)103還保護(hù)IC 101免于潮濕或化學(xué)溶液。根據(jù)一種實(shí)施例，密封環(huán)103可包括形成在彼此的頂部上并且使用多個(gè)過孔連接至彼此的多個(gè)金屬層。根據(jù)一種實(shí)施例，在形成IC 101的同時(shí)，密封環(huán)103形成在IC 101周圍。此外或可替代地，密封環(huán)103可與IC 101包括相同數(shù)目的層。
[0040]根據(jù)一種實(shí)施方式，晶片100可進(jìn)一步包括形成在密封環(huán)103周圍的晶片邊緣確保結(jié)構(gòu)(die edge assurance structure) 105。根據(jù)該實(shí)施例，例如，通過測(cè)量晶片邊緣確保結(jié)構(gòu)105的電阻，可以使用晶片邊緣確保結(jié)構(gòu)105測(cè)試晶片100的任何裂紋。例如，如果沒有任何裂紋破壞晶片邊緣確保結(jié)構(gòu)105，則將測(cè)量到低于某個(gè)預(yù)定閾值的非常低的電阻(SP，短路)。然而，當(dāng)裂紋破壞晶片邊緣確保結(jié)構(gòu)105時(shí)，將測(cè)量到到開路或預(yù)定閾值以上的大電阻。根據(jù)一種實(shí)施例，晶片邊緣確保結(jié)構(gòu)105可包括形成在彼此的頂部上并且使用多個(gè)過孔連接至彼此的多個(gè)金屬層。根據(jù)一種實(shí)施例，在形成IC 101的同時(shí)，晶片邊緣確保結(jié)構(gòu)105形成在IC 101的周圍。此外或可替代地，晶片邊緣確保結(jié)構(gòu)105可與IC 101包括相同數(shù)目的層。參考圖2a、圖2b、圖3a、圖3b、圖4a以及圖4b討論晶片邊緣確保結(jié)構(gòu)105的示例性結(jié)構(gòu)。
[0041]根據(jù)一種實(shí)施例，晶片100可進(jìn)一步包括形成在晶片邊緣確保結(jié)構(gòu)105的周圍的止裂結(jié)構(gòu)(止裂(crack stop))(“CAS”)107。根據(jù)該實(shí)施例，CAS 107可包括晶片100周圍的厚壁，以保護(hù)晶片100免于開裂、剝落等。在一種實(shí)施例中，CAS 107可被配置為終止可能在晶片100的邊緣周圍的外側(cè)發(fā)生的裂紋或剝落。根據(jù)一種實(shí)施例，CAS 107可包括形成在彼此的頂部上并且使用多個(gè)過孔連接至彼此的多個(gè)金屬層。根據(jù)一種實(shí)施例，在形成IC 101的同時(shí)，形成CAS 107。此外或可替代地，CAS 107可與IC 101包括相同數(shù)目的層。
[0042]盡管圖1示出了晶片邊緣確保結(jié)構(gòu)105形成在密封環(huán)103與CAS 107之間，然而，晶片邊緣確保結(jié)構(gòu)105可被放置和/或結(jié)合至密封環(huán)103、CAS 107、或晶片100上的IC 101外部的任何其他位置中。當(dāng)面積是所關(guān)心的或?yàn)榱私Y(jié)合來自其他相鄰保護(hù)結(jié)構(gòu)的益處時(shí)，可以將晶片邊緣確保結(jié)構(gòu)105結(jié)合至密封環(huán)103和/Scas 107中。
[0043]圖2a示出了根據(jù)本公開的實(shí)施方式的晶片邊緣確保結(jié)構(gòu)的剖視圖。圖2b示出了根據(jù)本公開的實(shí)施方式的晶片邊緣確保結(jié)構(gòu)的俯視圖。例如，在圖1的晶片100中可以使用圖2a中所示的晶片邊緣確保結(jié)構(gòu)105的結(jié)構(gòu)，以改善晶片邊緣的完整性。
[0044]參考圖2a，晶片邊緣確保結(jié)構(gòu)105包括多個(gè)V形結(jié)構(gòu)221和223。盡管圖2a中僅示出了兩個(gè)V形結(jié)構(gòu)221和223，然而，任意數(shù)目的V形結(jié)構(gòu)可用于形成沿著晶片100的邊緣延伸的確保結(jié)構(gòu)105。如圖2a中示出的，V形結(jié)構(gòu)221和223使用超厚過孔211連接至彼此。
[0045]根據(jù)一種實(shí)施方式，多個(gè)V形結(jié)構(gòu)221和223中的每個(gè)均可包括形成在彼此之上并且通過多個(gè)過孔連接至彼此的多個(gè)金屬層。根據(jù)本實(shí)施方式，V形結(jié)構(gòu)221可包括五個(gè)金屬層。盡管本文中示出了五個(gè)金屬層，然而，應(yīng)注意的是，任意數(shù)目的層可用于形成晶片邊緣確保結(jié)構(gòu)105，其中包括五層以上或以下。根據(jù)一種實(shí)施例，晶片邊緣確保結(jié)構(gòu)105與IC 101同時(shí)形成并且可包括與IC 101相同數(shù)目的層。換言之，構(gòu)成晶片邊緣確保結(jié)構(gòu)105的金屬層與IC 101中的其對(duì)應(yīng)的層同時(shí)被沉積，以限制任何額外的處理步驟。
[0046]在一種實(shí)施例中，V形結(jié)構(gòu)221可包括形成在晶片邊緣確保結(jié)構(gòu)105的底部的第一金屬層201，底部是距離晶片100的頂表面最遠(yuǎn)的金屬層。根據(jù)一種實(shí)施方式，盡管可以使用其他尺寸，然而，第一金屬層201可具有約I.5μπι X 0.5μπι的尺寸。
[0047]根據(jù)該實(shí)施例，V形結(jié)構(gòu)221可進(jìn)一步包括形成在第一金屬層201之上、但與第一金屬層201分離的第二金屬層203。第二金屬層203可包括兩個(gè)部分(203a，203b)，其中，第二金屬層203的每個(gè)部分均偏置(或偏離)于第一金屬層201的中心(例如，中心線225)，以形成V形結(jié)構(gòu)221。根據(jù)一種實(shí)施方式，盡管可以使用其他尺寸，然而，第二金屬層203可具有約ΙμπιΧ0.5μηι的尺寸。
[0048]在該實(shí)施例中，V形結(jié)構(gòu)221可包括過孔213a、231b、213c以及213d(統(tǒng)稱過孔213)。過孔213被形成為將第一金屬層201連接至第二金屬層203。根據(jù)一種實(shí)施例，過孔213是(金屬層周圍的)介電材料215內(nèi)的小孔，過孔213填充有連接兩個(gè)金屬層(例如，201和203)的金屬。過孔213提供金屬層201與203之間的機(jī)械和電連接。盡管示出了連接第一金屬層和第二金屬層的八個(gè)過孔(第二層203的每個(gè)部分均有四個(gè)過孔)，然而，應(yīng)當(dāng)認(rèn)識(shí)到，可以使用任意數(shù)目的過孔。進(jìn)一步地，介電材料215可以是低k電介質(zhì)。
[0049]V形結(jié)構(gòu)221還可包括形成在第二金屬層203之上、但與第二金屬層203分離的第三金屬層205。與上述所述金屬層201與203之間的連接相似，第三金屬層205可通過多個(gè)過孔連接至第二金屬層203。第三金屬層205可包括兩個(gè)部分(205a、205b)，其中，第三金屬層205的每個(gè)部分均偏離于第一金屬層201的中心(例如，中心線225)并且偏離于第二金屬層203的對(duì)應(yīng)部分，以形成V形結(jié)構(gòu)221。換言之，第二金屬層的部分203a、203b在水平方向上偏離中心線225為第一量，而第三金屬層的部分205a、205b在水平方向上偏離中心線225為第二量，其中，第二量比第一量更大。根據(jù)一種實(shí)施方式，盡管可以使用其他尺寸，然而，第三金屬層205可具有約Ιμπι X 0.5μπι的尺寸。
[0050]V形結(jié)構(gòu)221還可包括形成在第三金屬層205之上、但與第三金屬層205分離的第四金屬層207。第四金屬層207可通過多個(gè)過孔連接至第三金屬層205。第四金屬層207可包括兩個(gè)部分(207a、207b)，其中，第四金屬層207的每個(gè)部分均偏離于第一金屬層201的中心、以及第二金屬層203和第三金屬層205的對(duì)應(yīng)部分，以形成V形結(jié)構(gòu)221。換言之，第四金屬層的部分207a、207b偏離于中心線225的水平量大于第三金屬層的對(duì)應(yīng)水平量。根據(jù)一種實(shí)施方式，盡管可以使用其他尺寸，然而，第四金屬層207可具有約ΙμπιΧ 0.5μηι的尺寸。
[0051]V形結(jié)構(gòu)221還可包括形成在第四金屬層207之上、但與第四金屬層207分離的第五金屬層209。第五金屬層209可通過多個(gè)過孔連接至第四金屬層207。第五金屬層209可包括兩個(gè)部分(209a、209b)，其中，第五金屬層209的每個(gè)部分均偏離于第一金屬層201的中心、以及第二金屬層203、第三金屬層205、及第四金屬層207的對(duì)應(yīng)部分，以形成V形結(jié)構(gòu)221。換言之，第五金屬層的部分209a、209b偏離于中心線225的水平量大于第四金屬層的對(duì)應(yīng)水平量。根據(jù)一種實(shí)施方式，盡管可以使用其他尺寸，然而，第五金屬層209可具有約Iym X 0.5μηι的尺寸。
[0052]盡管參考五個(gè)金屬層討論了本公開的實(shí)施方式，然而，應(yīng)注意，晶片邊緣確保結(jié)構(gòu)105的V形結(jié)構(gòu)221可以包括任意數(shù)目的金屬層。根據(jù)一種實(shí)施例，晶片邊緣確保結(jié)構(gòu)105與IC 101同時(shí)形成并且可與IC 101包括相同數(shù)目的層，以使得晶片邊緣確保結(jié)構(gòu)105中的金屬層在IC制造過程中與對(duì)應(yīng)的金屬層同時(shí)被沉積。
[0053]從圖中可以看出，V形結(jié)構(gòu)221包括底部金屬層201和多個(gè)其他金屬層，多個(gè)其他金屬層的每一個(gè)具有設(shè)置在底部金屬層201的中心線之上、但水平地偏離于底部金屬層201的中心線的兩個(gè)部分。因此，金屬層的各個(gè)部分布置成“階梯狀”形式并且從底部或第一金屬層發(fā)散并繼續(xù)朝向晶片100的頂表面。這樣的布置的效果在于通過電阻測(cè)量可以檢測(cè)從晶片100的頂表面沿著晶片100的邊緣至底部金屬層201出現(xiàn)的裂紋，因?yàn)榻饘賹油ㄟ^過孔連接?？梢钥闯觯琕形結(jié)構(gòu)223具有相似的結(jié)構(gòu)并且使用超厚過孔211連接至V形結(jié)構(gòu)221J形結(jié)構(gòu)221、223重復(fù)多次，以沿著晶片100的邊緣形成晶片邊緣確保結(jié)構(gòu)105。
[0054]如上討論的，晶片邊緣確保結(jié)構(gòu)105可包括將V形結(jié)構(gòu)221連接至V形結(jié)構(gòu)223的超厚過孔(UTV)211。根據(jù)一種實(shí)施例，UTV 211是與過孔(諸如，過孔213等)相似、但足夠?qū)捯赃B接V形結(jié)構(gòu)221和223的厚金屬層。根據(jù)一種實(shí)施例，盡管可以使用其他尺寸，然而，UTV211可具有約1.72μπιΧ 0.36μπι的尺寸。在一種實(shí)施方式中，盡管可以使用其他尺寸，然而，V形結(jié)構(gòu)221的第五金屬層與V形結(jié)構(gòu)223的第五金屬層之間的最短水平距離可以為近似Ιμπι。
[0055]如上所述，晶片邊緣確保結(jié)構(gòu)105包括一個(gè)或多個(gè)V形結(jié)構(gòu)并且可用于通過測(cè)量晶片邊緣確保結(jié)構(gòu)105的電阻測(cè)試晶片100的任何裂紋。例如，如果無任何裂紋破壞晶片邊緣確保結(jié)構(gòu)105，則將測(cè)量到短路或非常小的電阻。然而，例如，當(dāng)裂紋因破壞一個(gè)或多個(gè)金屬層和/或過孔而破壞晶片邊緣確保結(jié)構(gòu)105時(shí)，將測(cè)量到開路。在該實(shí)施例中，晶片邊緣確保結(jié)構(gòu)105的以薄的V形金屬-過孔-金屬鏈被構(gòu)造，以補(bǔ)償晶片100上的面積的缺失并且還能夠獲取晶片上可能發(fā)生的任何小的裂紋。
[0056]以上討論的金屬層和/或過孔的尺寸是示例性尺寸并且本公開的實(shí)施方式不局限于這些尺寸。應(yīng)注意的是，由于制造局限性，不能將金屬層和/或過孔制造得太小。此外，不能將金屬層和/或過孔制造得太大，因?yàn)槿绻鼈兲螅〉牧鸭y將被錯(cuò)過且不能被測(cè)量到，則。此外，應(yīng)注意，每個(gè)金屬層的尺寸可不同于其他金屬層。
[0057]在一種實(shí)施例中，在確定哪一金屬層/過孔層最弱并且被損壞的測(cè)試階段，金屬層和過孔層可以使用不同的材料。該信息隨后可用在設(shè)計(jì)和構(gòu)建晶片邊緣確保結(jié)構(gòu)。
[0058]圖3a示出了根據(jù)本公開的實(shí)施方式的包括晶片邊緣確保結(jié)構(gòu)105的晶片100的三維圖。圖3b示出了根據(jù)本公開的實(shí)施方式的包括用于連接至晶片邊緣確保結(jié)構(gòu)105的墊片的晶片100的俯視圖。
[0059]圖3a示出了三維形式的晶片100，其包括密封環(huán)103、晶片邊緣確保結(jié)構(gòu)105以及CAS 107。根據(jù)該實(shí)施例，密封環(huán)103可包括形成在彼此的頂部上并且通過過孔(如圖3a中的黑色層示出的)連接至彼此的五個(gè)金屬層Ml-M5(如圖3a中的白色層示出的)。密封環(huán)103可進(jìn)一步包括形成在金屬層M5的頂部上并且通過過孔層或多個(gè)過孔(如圖3a中的黑色層示出的)連接至金屬層M5的厚金屬層M6(如圖3a中的白色層示出的)。盡管參考五個(gè)金屬層討論了本公開的實(shí)施方式，然而，應(yīng)注意，密封環(huán)103中可以包括任意其他數(shù)目的金屬層。根據(jù)一種實(shí)施例，密封環(huán)103與圖1中的IC 101同時(shí)形成并且可與IC 101包括相同數(shù)目的層。
[0060]根據(jù)該實(shí)施例，CAS 107也可包括形成在彼此的頂部上并且通過過孔(如圖3a中的黑色層示出的)連接至彼此的五個(gè)金屬層Nl-N5(如圖3a中的白色層示出的)XAS 107可進(jìn)一步包括形成在金屬層N5的頂部上并且通過過孔層或多個(gè)過孔(如圖3a中的黑色層示出的)連接至金屬層N5的厚金屬層N6(如圖3a中的白色層示出的)。盡管參考五個(gè)金屬層討論了本公開的實(shí)施方式，然而，應(yīng)注意，CAS 107中可以包括其他數(shù)目的金屬層。根據(jù)一種實(shí)施例，CAS 107與圖1中的IC 101同時(shí)形成并且可與IC 101包括相同數(shù)目的層。
[0061]圖3a是進(jìn)一步示出了晶片邊緣確保結(jié)構(gòu)105在晶片100內(nèi)的示例性放置的等距視圖。在一種實(shí)施例中，晶片邊緣確保結(jié)構(gòu)105可包括上面參考圖2a和圖2b討論的結(jié)構(gòu)。根據(jù)該實(shí)施方式，晶片邊緣確保結(jié)構(gòu)105設(shè)置在密封環(huán)103與CAS 107之間并且可電連接至密封環(huán)103和/Scas 107。根據(jù)該實(shí)施例，晶片邊緣確保結(jié)構(gòu)105可通過與v形結(jié)構(gòu)319的頂部金屬層連接的金屬層313連接至密封環(huán)103。此外，晶片邊緣確保結(jié)構(gòu)105可通過與V形結(jié)構(gòu)321的頂部金屬層連接的金屬層315連接至CAS 107?？梢源鎂型結(jié)構(gòu)的頂部金屬層使用其他金屬層以連接至313、315。密封環(huán)103的連接313和/SCAS 107的連接315能夠通過測(cè)量晶片邊緣確保結(jié)構(gòu)105的電阻測(cè)試晶片100中的任何裂紋。
[0062]在一種實(shí)施例中，密封環(huán)103可連接至鋁層305，鋁層305連接至墊片301。根據(jù)該實(shí)施例，可使用墊片301通過鋁層305、密封環(huán)103以及金屬層313探測(cè)晶片邊緣確保結(jié)構(gòu)105的電阻。例如，如果無裂紋破壞晶片邊緣確保結(jié)構(gòu)105，則通過墊片301將測(cè)量到短路或非常小的電阻。然而，例如，當(dāng)裂紋通過破壞一個(gè)或多個(gè)金屬層201至209和/或過孔213而破壞晶片邊緣確保結(jié)構(gòu)105時(shí)，在墊片301處將測(cè)量到開路。根據(jù)一種實(shí)施例，鋁層305可包括連接至密封環(huán)103的層307。此外或可替代地，鋁層307可以是密封環(huán)103的一部分。根據(jù)一種實(shí)施例，墊片301位于圖1中的IC 101上并且探針引腳(例如，球引腳)可連接至墊片301，以測(cè)試晶片100的可能的裂紋。因此，墊片301的探測(cè)可與對(duì)IC 101執(zhí)行的測(cè)試IC 101的功能的其他探測(cè)結(jié)合。
[0063]進(jìn)一步地，CAS 107可連接至鋁層309，鋁層309連接至墊片303。根據(jù)該實(shí)施例，可以使用墊片303通過鋁層309、CAS 107以及金屬層315探測(cè)晶片邊緣確保結(jié)構(gòu)105的電阻。例如，如果無裂紋破壞晶片邊緣確保結(jié)構(gòu)105，則將通過墊片303測(cè)量到短路或非常小的電阻。然而，例如，當(dāng)裂紋因破壞一個(gè)或多個(gè)金屬層201至209和/或過孔213而破壞晶片邊緣確保結(jié)構(gòu)105時(shí)，在墊片303處將測(cè)量到開路。根據(jù)一種實(shí)施例，鋁層309可包括連接至CAS 107的層311。此外或可替代地，鋁層311可以是CAS 107的一部分。根據(jù)一種實(shí)施例。墊片303位于圖1中的IC 101上并且探針引腳(例如，球引腳)可連接至墊片303，以測(cè)試晶片100的可能的裂紋。
[0064]更具體地，因?yàn)檫吘壌_保結(jié)構(gòu)105包括兩個(gè)相鄰的V形結(jié)構(gòu)319與321之間的間隙317，所以可以探測(cè)IC墊片301與303兩端的電阻(S卩，一個(gè)探針在IC墊片301上并且第二探針在IC墊pina303上)，其中，如圖所示，間隙317處不存在任何超厚的過孔211。這提供了測(cè)量多個(gè)V形結(jié)構(gòu)的電阻的分接點(diǎn)(tap point)，因?yàn)関形結(jié)構(gòu)的其余部分通過對(duì)應(yīng)的超厚過孔211連接在一起。換言之，在V形結(jié)構(gòu)的鏈中存在斷裂以供電阻測(cè)量。如圖所示，IC墊片301連接至位于間隙317的一側(cè)上的一個(gè)V形結(jié)構(gòu)319的頂部金屬層(例如，209)，并且IC墊片303連接至位于間隙317的另一側(cè)上的第二V形結(jié)構(gòu)321的頂部金屬層(例如，209)，如上所述，相對(duì)低的電阻測(cè)量(或短路)表示V形結(jié)構(gòu)的鏈?zhǔn)峭暾牟⑶乙虼瞬淮嬖诹鸭y，而高電阻(開路)表示半導(dǎo)體晶片中存在切斷一個(gè)或多個(gè)V形結(jié)構(gòu)中的至少一個(gè)金屬層的一個(gè)或多個(gè)裂紋。
[0065]圖3b示出了根據(jù)本公開的實(shí)施方式的包括連接至晶片邊緣確保結(jié)構(gòu)的墊片的晶片的俯視圖。如圖3b中示出的，墊片301連接至鋁層305，以通過密封環(huán)103連接至晶片邊緣確保結(jié)構(gòu)105。墊片303連接至鋁層309，以通過CAS 107連接至晶片邊緣確保結(jié)構(gòu)105。如圖3b中所示，鋁層305包括切口通道(cut channel)323，以使得墊片303可連接至鋁層309。
[0066]根據(jù)一種實(shí)施例，將墊片301連接至鋁層305的鋁層可具有近似2μπι的寬度“b”。在一種實(shí)施例中，鋁層305可具有近似5μπι的寬度“c”。在一種實(shí)施例中，鋁層309可具有近似4μm的寬度“d”并且將墊片303連接至鋁層309的鋁層可具有近似2μπι的寬度“a”。在一種實(shí)施例中，切口通道323可具有近似6μπι的寬度，為“e” = 2μπι、“a” = 2μπι、以及“f” = 2μπι的和。應(yīng)注意，這些測(cè)量是示例性測(cè)量并且還可以使用其他寬度。
[0067]墊片301和303可具有不同的形狀。例如，如圖3b所示，墊片301和303可以是八邊形形狀。然而，墊片301和303可包括其他形狀，其中包括正方形或圓形墊。
[0068]圖4a和圖4b示出了根據(jù)本公開的實(shí)施方式的包括晶片邊緣確保結(jié)構(gòu)105的晶片100的另一剖視圖。
[0069]根據(jù)圖4a中的實(shí)施例，第一密封環(huán)103a可包括多個(gè)金屬層和過孔401、多個(gè)超厚過孔403以及厚金屬層405。第一密封環(huán)103a可進(jìn)一步包括鋁層307。此外或可替代地，鋁層307不是第一密封環(huán)103a的一部分，但是，連接至第一密封環(huán)103a。晶片100可進(jìn)一步包括為晶片100提供絕緣和保護(hù)的鈍化層409。根據(jù)一種實(shí)施例，例如，鈍化層409還可保護(hù)鋁層307被氧化。
[0070]此外或可替代地，晶片100可包括與第一密封環(huán)103a相似的第二密封環(huán)103b，第二密封環(huán)103b可包括多個(gè)金屬層和過孔、一個(gè)(或多個(gè))超厚過孔403以及厚金屬層405。根據(jù)該實(shí)施例，晶片邊緣確保結(jié)構(gòu)105通過穿過鈍化層409的金屬層313b連接至第二密封環(huán)103b。第二密封環(huán)103b可通過金屬層313a親接至第一密封環(huán)103a。
[0071]如圖4a中示出的，晶片100還可包括CAS 107,CAS 107包括多個(gè)金屬層和過孔411、多個(gè)過孔413以及厚金屬層415XAS 107可包括鋁層311。此外或可替代地，鋁層311不是CAS107的一部分，但是，連接至CAS 107。如圖4b中所示，晶片邊緣確保結(jié)構(gòu)105可通過穿過鈍化層409的金屬層315連接至CAS 107。因此，晶片邊緣確保結(jié)構(gòu)105通過CAS 107和金屬層315連接至墊片303。圖4b中示出的晶片100可包括切口通道323，以使得與密封環(huán)103無任何連接的情況下，墊片303可連接至CAS 107。如上所述，可以使用墊片301和303測(cè)試晶片邊緣確保結(jié)構(gòu)105的電阻，以進(jìn)行裂紋檢測(cè)。
[0072]出于示出之目的提供了此處描述的示例性實(shí)施方式并且并不受限制。其他示例性實(shí)施方式是可能的，并且在本公開的實(shí)質(zhì)和范圍內(nèi)，可以對(duì)示例性實(shí)施方式做出修改。
[0073]應(yīng)當(dāng)認(rèn)識(shí)到，【具體實(shí)施方式】部分而非摘要部分旨在用于對(duì)權(quán)利要求進(jìn)行說明。摘要部分可闡述本公開中的一個(gè)或多個(gè)而非全部示例性實(shí)施方式并且由此并不旨在以任何方式限制本公開和所附權(quán)利要求。
[0074]上面憑借示出指定功能及其關(guān)系的實(shí)現(xiàn)方式的功能構(gòu)件塊描述了本公開。為便于描述，此處任意限定了這些功能構(gòu)件塊的邊界。只要適當(dāng)?shù)貓?zhí)行指定功能及其關(guān)系，則可以限定可替代的邊界。
[0075]對(duì)相關(guān)領(lǐng)域技術(shù)人員顯而易見的是，在不背離本公開的實(shí)質(zhì)和范圍的情況下，可以做出形式和細(xì)節(jié)上的各種變化。因此，本公開不應(yīng)受任意上述所述示例性實(shí)施方式的限制。進(jìn)一步地，權(quán)利要求不應(yīng)僅根據(jù)其陳述及其等他物進(jìn)行限定。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體晶片，包括: 集成電路(1C);和 邊緣確保結(jié)構(gòu)，布置在所述集成電路的邊緣周圍，所述邊緣確保結(jié)構(gòu)具有被配置為檢測(cè)所述半導(dǎo)體晶片中裂紋的存在的多個(gè)V形結(jié)構(gòu)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶片，其中，每個(gè)V形結(jié)構(gòu)均包括: 多個(gè)金屬層，以遞增方式設(shè)置在彼此之上并且被介電材料分離;和 多個(gè)過孔，連接所述多個(gè)金屬層中的相鄰金屬層。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶片，其中，每個(gè)V形結(jié)構(gòu)均包括: 第一金屬層;和 多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且以階梯狀方式遞增地設(shè)置在彼此之上，所述多個(gè)其他金屬層通過介電材料與所述第一金屬層分離并且彼此分離， 其中，所述多個(gè)其他金屬層中的至少一個(gè)包括兩個(gè)部分，每個(gè)部分均橫向地偏離于所述第一金屬層的中心線和直接位于每個(gè)部分的下面的相鄰的金屬層。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶片，其中，每個(gè)V形結(jié)構(gòu)均包括: 第一金屬層;和 多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且以階梯狀方式遞增地設(shè)置在彼此之上，所述多個(gè)其他金屬層通過介電材料與所述第一金屬層分離并且彼此分離， 其中，所述多個(gè)其他金屬層中的第一部分在第一方向上橫向地偏離于所述第一金屬層的中心線，并且其中，所述第一方向垂直于由所述第一金屬層的所述中心線限定的第二方向。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體晶片，其中，所述多個(gè)其他金屬層中的至少一個(gè)第一部分在所述第一方向上橫向地偏離于所述多個(gè)其他金屬層中直接位于所述至少一個(gè)第一部分下面的相鄰金屬層的對(duì)應(yīng)的第一部分。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶片，其中，所述多個(gè)V形結(jié)構(gòu)中的第一V形結(jié)構(gòu)使用超厚過孔耦接至所述多個(gè)V形結(jié)構(gòu)中的第二V形結(jié)構(gòu)，其中，所述超厚過孔將所述第一V形結(jié)構(gòu)中的頂部金屬層連接至所述第二 V形結(jié)構(gòu)中的頂部金屬層。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶片，其中，所述多個(gè)V形結(jié)構(gòu)中的第一V形結(jié)構(gòu)包括: 第一金屬層，形成在所述第一 V形結(jié)構(gòu)的底部； 第二金屬層，設(shè)置在所述第一金屬層之上并且具有橫向地偏離于所述第一金屬層的中心線的第一部分和第二部分；以及 第三金屬層，設(shè)置在所述第二金屬層之上并且具有相對(duì)于所述第二金屬層的相應(yīng)的所述第一部分和所述第二部分橫向地偏離的第一部分和第二部分， 其中，所述第一金屬層、所述第二金屬層以及所述第三金屬層被介電材料分離，并且其中，所述第一金屬層和所述第二金屬層通過第一多個(gè)過孔連接，并且其中，所述第二金屬層和所述第三金屬層通過第二多個(gè)過孔連接。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體晶片，進(jìn)一步包括超厚過孔，所述超厚過孔被設(shè)置為將所述第一 V形結(jié)構(gòu)中的所述第三金屬層連接至第二 V形結(jié)構(gòu)中的對(duì)應(yīng)的第三金屬層。9.一種半導(dǎo)體晶片，包括: 集成電路(1C)，包括被配置為接收探針引腳的集成電路墊片;和 邊緣確保結(jié)構(gòu)，具有布置在所述集成電路周圍的多個(gè)V形結(jié)構(gòu)，所述多個(gè)V形結(jié)構(gòu)包括各自具有多個(gè)金屬層的第一V形結(jié)構(gòu)和第二V形結(jié)構(gòu)，其中，所述第一V形結(jié)構(gòu)的頂部金屬層通過過孔連接被連接至所述第二V形結(jié)構(gòu)的頂部金屬層；以及 其中，所述集成電路墊片連接至所述多個(gè)V形結(jié)構(gòu)中的第三V形結(jié)構(gòu)的金屬層，從而能夠?qū)λ鲞吘壌_保結(jié)構(gòu)進(jìn)行電阻測(cè)試并且確定所述多個(gè)V形結(jié)構(gòu)的任一個(gè)中的裂紋的存在。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體晶片，其中，所述第一V形結(jié)構(gòu)的所述多個(gè)金屬層包括: 第一金屬層，形成所述第一 V形結(jié)構(gòu)的底部； 多個(gè)其他金屬層，設(shè)置在所述第一金屬層之上并且通過介電材料與所述第一金屬層分離； 其中，所述多個(gè)其他金屬層中的每個(gè)均包括第一部分和第二部分，所述第一部分在第一水平方向上橫向地偏離于所述第一金屬層的中心線，并且所述第二部分在與所述第一水平方向相反的第二水平方向上橫向地偏離于所述第一金屬層。
【文檔編號(hào)】H01L21/78GK106057734SQ201610218230
【公開日】2016年10月26日
【申請(qǐng)日】2016年4月8日 公開號(hào)201610218230.4, CN 106057734 A, CN 106057734A, CN 201610218230, CN-A-106057734, CN106057734 A, CN106057734A, CN201610218230, CN201610218230.4
【發(fā)明人】曾嶸, 曹力明
【申請(qǐng)人】美國(guó)博通公司