集成半導(dǎo)體器件的制作方法
【專利摘要】本申請涉及集成半導(dǎo)體器件。半導(dǎo)體器件包括第一半導(dǎo)體器件、第二半導(dǎo)體器件和第三半導(dǎo)體器件。第一半導(dǎo)體器件和第二半導(dǎo)體器件被集成以形成半橋。第三半導(dǎo)體器件是與半橋串聯(lián)設(shè)置的常關(guān)型半導(dǎo)體器件。
【專利說明】
集成半導(dǎo)體器件
技術(shù)領(lǐng)域
[0001]本發(fā)明的實施例涉及集成半導(dǎo)體器件，具體地，包括半橋或全橋設(shè)置。
【背景技術(shù)】
[0002]美國專利N0.7，550，781B2公開了集成III族氮化物功率器件，其具有至少兩個半導(dǎo)體器件例如以半橋或全橋結(jié)構(gòu)在公共管芯中的共同封裝。美國專利N0.6,649,287B2公開了位于硅襯底上方的GaN層結(jié)構(gòu)(緩沖材料)。美國專利N0.7，326，971B2公開了常關(guān)型基于GaN的HEMT (高電子迀移率器件)。

【發(fā)明內(nèi)容】

[0003]—個實施例涉及一種集成半導(dǎo)體器件。該器件包括第一半導(dǎo)體器件、第二半導(dǎo)體器件和第三半導(dǎo)體器件。第一半導(dǎo)體器件和第二半導(dǎo)體器件被集成以形成半橋，以及第三半導(dǎo)體器件是被設(shè)置為與半橋串聯(lián)的常關(guān)型半導(dǎo)體器件。
【附圖說明】
[0004]參照附圖示出和說明實施例。附圖用于示出基本原理，因此僅示出了用于理解基本原理所需的方面。附圖不需要按比例繪制。在附圖中，相同的參考標(biāo)號表示類似的特征。
[0005]圖1示出了包括被設(shè)置為與常關(guān)型晶體管串聯(lián)的兩個高壓寬帶隙晶體管的半橋結(jié)構(gòu)的示例性集成；
[0006]圖2示出了根據(jù)圖1的II1-V族半橋半導(dǎo)體器件的示例性單片方式；
[0007]圖3示出了全單片集成GaN常關(guān)型半橋設(shè)置；
[0008]圖4示出了常關(guān)型全橋(H橋)的可選實施例；
[0009]圖5示出了基于圖4的另一可選實施例，其中附加腿(leg)(即，高側(cè)GaNMOSFET的串聯(lián)連接)被設(shè)置為與第一腿并聯(lián);以及
[0010]圖6示出了基于圖5的又一可選實施例，其中至少一個附加的低壓常關(guān)型晶體管被放置為與低壓晶體管并聯(lián)。
【具體實施方式】
[0011]本文描述的實例尤其涉及兩個或多個寬帶隙晶體管以形成總體“常關(guān)型”半導(dǎo)體裝置的結(jié)構(gòu)的集成，具體為芯片或管芯，這種半導(dǎo)體裝置可以被封裝在公共封裝件中。
[0012]根據(jù)示例性實施例，提供了半橋結(jié)構(gòu)的II1-V族半導(dǎo)體器件的單片集成。
[0013]本文呈現(xiàn)的實例具體涉及集成解決方案，其包括至少兩個寬帶隙晶體管，使得它們形成常關(guān)型結(jié)構(gòu)。具體地，可以在單個封裝件中組合包括這種晶體管的全橋結(jié)構(gòu)或半橋結(jié)構(gòu)。
[0014]根據(jù)示例性實施例，提供了完全單片的解決方案。
[0015]圖1示出了半橋結(jié)構(gòu)的示例性集成，其包括兩個高壓寬帶隙晶體管101和102(它們可以為常開型晶體管)。每個晶體管101、102都可以是具有漏極、源極和柵極的高電子迀移率晶體管(HEMT)。晶體管101可以是高側(cè)(HS)GaN MOSFET，以及晶體管102可以是低側(cè)(LS)GaN MOSFET。晶體管101的漏極連接至高壓，晶體管101的源極連接至晶體管102的漏極。晶體管102的源極與低壓晶體管103串聯(lián)連接。晶體管103是常關(guān)型晶體管，其尤其可以停止突發(fā)的短路電流。晶體管103可以是低壓(LV)晶體管，其可以是Si晶體管或?qū)拵镀骷?br>[0016]圖2示出了根據(jù)圖1的II1-V族半橋半導(dǎo)體器件的示例性單片方式。
[0017]在硅襯底201的頂部上是AlN層202，在層202的頂部上設(shè)置多個GaN層203和多個AlGaN層204(以交替順序)。
[0018]在最后堆疊的AlGaN層的頂部上，設(shè)置較大的GaN層205。在GaN層205的頂部上為AlGaN阻擋層209，在AlGaN阻擋層209的頂部上設(shè)置另一個GaN層210。該層可以被稱為GaN蓋層。然而，GaN蓋層210可以是任選的，并且具體地可以省略該層。在層210的頂部上設(shè)置鈍化層 211。
[0019]金屬接觸件(或電極)206、207和208被設(shè)置為穿過層211、210、209進(jìn)入層205(事實上，到達(dá)層209和205之間的電子氣)。
[0020]在鈍化層211的頂部上，金屬接觸件(電極)212被設(shè)置在接觸件208和207之間，以及金屬接觸件(電極)213被設(shè)置在接觸件206和207之間。
[0021 ]接觸件208對應(yīng)于晶體管102的源極，接觸件212對應(yīng)于晶體管102的柵極，接觸件207對應(yīng)于晶體管101的源極和晶體管102的漏極，接觸件213對應(yīng)于晶體管101的柵極，并且接觸件206對應(yīng)于晶體管101的漏極。
[0022]低壓常關(guān)型晶體管103的源極214被注入到硅襯底201中，并且其柵極為多晶硅層217的頂部上的金屬接觸件215，其中多晶硅層217被設(shè)置為在硅襯底201的頂部上。硅晶體管的柵極可以是金屬電極或高摻雜多晶硅層。在這種金屬接觸件和硅襯底之間，可以夾置鈍化層，例如柵極氧化物。鈍化層可以包括Si02、高k介電材料等。晶體管103的漏極216被注入到硅襯底201中并且連接至晶體管102的源極的接觸件208。因此，晶體管103被集成到硅襯底201中，其頂部上生長基于GaN的技術(shù)。
[0023]在制造GaN高側(cè)和低側(cè)晶體管101和102之后，可以在GaN緩沖層中打開向下達(dá)到硅襯底201的溝槽(例如，經(jīng)由蝕刻步驟)。該硅襯底201可以是〈111〉定向的，其可以不同于傳統(tǒng)用于基于Si的技術(shù)的〈100〉定向。然而，這可以滿足低壓常關(guān)型晶體管103的需求，因為晶體管103可主要用作阻擋危險的短路電流的安全開關(guān)?？梢赃x擇該晶體管103的寬度，使得由晶體管103引入的寄生串聯(lián)電阻不會顯著影響整體半橋性能。
[0024]圖3示出了全單片集成GaN常關(guān)型半橋裝置。與圖2對比，晶體管103也以GaN技術(shù)實現(xiàn)。該晶體管103是常關(guān)型低壓類型；存在多種用于實現(xiàn)常關(guān)型GaN晶體管的選項，例如pGaN、凹部和氧化物、氟注入等。
[0025]根據(jù)圖3，接觸件208也是晶體管103的漏極。晶體管103的柵極對應(yīng)于(金屬)接觸件301，接觸件301達(dá)到阻擋層209中但不到達(dá)其下方的GaN層205。在凹部方法的情況下，柵極隔離層可以夾置在金屬電極301與AlGaN阻擋層209之間。柵極隔離層可以包括任何柵極氧化物，例如SiN、高k電介質(zhì)、A1203。晶體管103的源極對應(yīng)于(金屬)接觸件302，接觸件302到達(dá)層205中(與接觸件206-208相當(dāng))。
[0026]圖4示出了常關(guān)型全橋(H橋)的可選實施例，其包括兩個高側(cè)GaN MOSFET 401,402以及兩個低側(cè)GaN MOSFET 403、404，其中MOSFET 401和403串聯(lián)連接且MOSFET 404和404串聯(lián)連接。每個串聯(lián)連接也被稱為“腿” 10SFET的兩個串聯(lián)連接(即，兩個腿)并聯(lián)裝置，并且MOSFET 401-404的這種并聯(lián)裝置與低壓常關(guān)型晶體管405串聯(lián)連接。
[0027]圖5示出了基于圖4的另一可選實施例，其中，附加腿(S卩，高側(cè)GaN MOSFET 501和低側(cè)GaN MOSFET 502的串聯(lián)連接)被設(shè)置為與包括MOSFET 401、403的第一腿和包括MOSFET402、404的第二腿并聯(lián)。因此，多于兩個的腿(S卩，“η腿橋?qū)嵤?可以被并聯(lián)裝置，并且那些并聯(lián)連接的腿被設(shè)置為與低壓常關(guān)型晶體管450串聯(lián)。
[0028]圖6示出了基于圖5的又一可選實施例，其中至少一個附加低壓常關(guān)型晶體管601被放置為與晶體管405并聯(lián)。
[0029]注意，晶體管405(和/或晶體管601)可以是低壓硅晶體管或?qū)拵兜蛡?cè)晶體管。
[0030]進(jìn)一步注意，上面附圖所示的GaN MOSFET是示例性η溝道MOSFET。
[0031]具體地，本文建議的實例可以基于以下解決方案中的至少一種。具體地，可以使用以下特征的組合以實現(xiàn)期望的結(jié)果。方法的特征可以與器件、裝置或系統(tǒng)的任何特征進(jìn)行組合，反之亦然。
[0032]提供了一種集成半導(dǎo)體器件。該器件包括第一半導(dǎo)體器件、第二半導(dǎo)體器件和第三半導(dǎo)體器件，其中第一半導(dǎo)體器件和第二半導(dǎo)體器件被集成以形成半橋，并且其中第三半導(dǎo)體器件是被設(shè)置為與半橋串聯(lián)的常關(guān)型半導(dǎo)體器件。
[0033]因此，由于第三半導(dǎo)體器件(包括至少一個晶體管，例如場效應(yīng)晶體管)，實現(xiàn)了整體常關(guān)型裝置的集成解決方案。
[0034]包括第一半導(dǎo)體器件和第二半導(dǎo)體器件(串聯(lián))的半橋也可以被稱為“腿”?？梢圆⒙?lián)裝置多個這種腿。然后，將多個腿的這種并聯(lián)組合與第三半導(dǎo)體器件串聯(lián)連接以提供集成常關(guān)型裝置。例如，兩個腿(兩個半橋)可以實現(xiàn)全橋(也稱為H橋)。
[0035]在一個實施例中，第一半導(dǎo)體器件和第二半導(dǎo)體器件是高電子迀移率晶體管。
[0036]在一個實施例中，第一半導(dǎo)體器件和第二半導(dǎo)體器件是基于III族氮化物的半導(dǎo)體器件。
[0037]典型的HEMT(高電子迀移率晶體管)可以包括襯底，其可以由GaN、S1、SiC或石墨形成。在襯底上方可以設(shè)置第一 III族氮化物半導(dǎo)體，諸如GaN。可以在第一半導(dǎo)體本體上方設(shè)置由不同帶隙的另一 III族氮化物半導(dǎo)體(諸如AlGaN)形成的第二半導(dǎo)體本體。可以具有相互堆疊設(shè)置的第一半導(dǎo)體和第二半導(dǎo)體的多層，從而形成堆疊層結(jié)構(gòu)(或緩沖器)。
[0038]在一個實施例中，第一半導(dǎo)體器件和第二半導(dǎo)體器件是常開型晶體管。
[0039]在一個實施例中，第三半導(dǎo)體器件包括至少一個常關(guān)型晶體管。
[0040]具體地，常關(guān)型晶體管是低壓場效應(yīng)晶體管。
[0041]在一個實施例中，第三半導(dǎo)體器件包括至少兩個常關(guān)型晶體管，它們相互并聯(lián)設(shè)置。
[0042]在一個實施例中，第三半導(dǎo)體器件是基于III族氮化物的半導(dǎo)體器件。
[0043]在一個實施例中，第三半導(dǎo)體器件在GaN緩沖器的溝槽中實現(xiàn)。
[0044]在一個實施例中，該器件還包括第四半導(dǎo)體器件和第五半導(dǎo)體器件，其中第一、第二、第四和第五半導(dǎo)體器件被耦合以形成H橋。
[0045]這種H橋也被稱為全橋。注意，總共η個的半橋腿可以相互并聯(lián)設(shè)置以實現(xiàn)η腿橋。η個半橋腿與第三半導(dǎo)體器件串聯(lián)連接。
[0046]在一個實施例中，第四半導(dǎo)體器件和第五半導(dǎo)體器件是高電子迀移率晶體管。
[0047]在一個實施例中，第四半導(dǎo)體器件和第五半導(dǎo)體器件是基于III族氮化物的半導(dǎo)體器件。
[0048]在一個實施例中，第四半導(dǎo)體器件和第五半導(dǎo)體器件是常開型晶體管。
[0049]盡管公開了本發(fā)明的各個示例性實施例，但本領(lǐng)域技術(shù)人員明白，在不背離本發(fā)明的精神和范圍的情況下可以進(jìn)行各種改變和修改來實現(xiàn)本發(fā)明的一些優(yōu)勢。本領(lǐng)域技術(shù)人員應(yīng)該理解，可以適當(dāng)?shù)靥娲鷪?zhí)行相同功能的其他部件。應(yīng)該提及的是，參照特定附圖解釋的特征可以與其他附圖的特征進(jìn)行組合，即使在文中沒有明確提及。此外，可以在使用適當(dāng)?shù)奶幚砥髦噶钊坷密浖韺崿F(xiàn)本發(fā)明的方法，或者以利用硬件邏輯和軟件邏輯的組合的混合實施來實現(xiàn)相同的結(jié)果。旨在通過所附權(quán)利要求來覆蓋對發(fā)明概念的這種修改。
【主權(quán)項】
1.一種集成半導(dǎo)體器件，包括: 第一半導(dǎo)體器件； 第二半導(dǎo)體器件；以及 第三半導(dǎo)體器件， 其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件被集成以形成半橋;并且 其中，所述第三半導(dǎo)體器件包括被設(shè)置為與所述半橋串聯(lián)的常關(guān)型半導(dǎo)體器件。2.根據(jù)權(quán)利要求1所述的器件，其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件包括尚電子遷移率晶體管。3.根據(jù)權(quán)利要求1所述的器件，其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件包括基于III族氮化物的半導(dǎo)體器件。4.根據(jù)權(quán)利要求1所述的器件，其中，所述第一半導(dǎo)體器件和所述第二半導(dǎo)體器件包括常開型晶體管。5.根據(jù)權(quán)利要求1所述的器件，其中，所述第三半導(dǎo)體器件包括常關(guān)型晶體管。6.根據(jù)權(quán)利要求1所述的器件，其中，所述第三半導(dǎo)體器件包括被設(shè)置為相互并聯(lián)的多個常關(guān)型晶體管。7.根據(jù)權(quán)利要求1所述的器件，其中，所述第三半導(dǎo)體器件包括基于III族氮化物的半導(dǎo)體器件。8.根據(jù)權(quán)利要求1所述的器件，其中，所述第三半導(dǎo)體器件在GaN緩沖器的溝槽中實施。9.根據(jù)權(quán)利要求1所述的器件，還包括第四半導(dǎo)體器件和第五半導(dǎo)體器件，其中所述第一半導(dǎo)體器件、所述第二半導(dǎo)體器件、所述第四半導(dǎo)體器件和所述第五半導(dǎo)體器件被耦合以形成H橋。10.根據(jù)權(quán)利要求9所述的器件，其中，所述第四半導(dǎo)體器件和所述第五半導(dǎo)體器件包括尚電子遷移率晶體管。11.根據(jù)權(quán)利要求9所述的器件，其中，所述第四半導(dǎo)體器件和所述第五半導(dǎo)體器件包括基于III族氮化物的半導(dǎo)體器件。12.根據(jù)權(quán)利要求9所述的器件，其中，所述第四半導(dǎo)體器件和所述第五半導(dǎo)體器件包括常開型晶體管。13.—種集成半導(dǎo)體器件，包括: 第一常開型高電子迀移率晶體管； 第二常開型高電子迀移率晶體管，其中所述第一高電子迀移率晶體管和所述第二高電子迀移率晶體管被集成以形成半橋;以及 常關(guān)型晶體管，被設(shè)置為與所述半橋串聯(lián)。14.根據(jù)權(quán)利要求13所述的器件，其中，所述第一高電子迀移率晶體管和所述第二高電子迀移率晶體管包括基于III族氮化物的半導(dǎo)體器件。15.根據(jù)權(quán)利要求13所述的器件，還包括被設(shè)置為與所述常關(guān)型晶體管并聯(lián)的第二常關(guān)型晶體管。16.根據(jù)權(quán)利要求13所述的器件，其中，所述常關(guān)型晶體管包括基于III族氮化物的半導(dǎo)體器件。17.根據(jù)權(quán)利要求13所述的器件，其中，在GaN緩沖器的溝槽中實施所述常關(guān)型晶體管。18.根據(jù)權(quán)利要求13所述的器件，還包括第三常開型高電子迀移率晶體管和第四常開型高電子迀移率晶體管，其中，所述第一高電子迀移率晶體管、所述第二高電子迀移率晶體管、所述第三高電子迀移率晶體管和所述第四高電子迀移率晶體管被耦合以形成H橋。19.根據(jù)權(quán)利要求18所述的器件，其中，所述第三高電子迀移率晶體管和所述第四高電子迀移率晶體管包括基于III族氮化物的半導(dǎo)體器件。
【文檔編號】H01L23/528GK106057800SQ201610207661
【公開日】2016年10月26日
【申請日】2016年4月5日 公開號201610207661.0, CN 106057800 A, CN 106057800A, CN 201610207661, CN-A-106057800, CN106057800 A, CN106057800A, CN201610207661, CN201610207661.0
【發(fā)明人】G·庫拉托拉, F·卡爾曼
【申請人】英飛凌科技奧地利有限公司