一種半導(dǎo)體封裝及其制造方法
【專利摘要】本發(fā)明提供了一種半導(dǎo)體封裝，其包括一半導(dǎo)體芯片，其中包含：一主動(dòng)面，其上有傳導(dǎo)墊；在主動(dòng)面上方的電鍍金-錫(Au-Sn)合金凸塊；以及(玻璃)基板，其包括與電鍍金-錫合金凸塊電耦合的導(dǎo)線，其中電鍍金-錫合金凸塊具有重量百分比約Au0.85Sn0.15至約Au0.75Sn0.25的組成成分，從接近所述主動(dòng)面的一端均勻分布至接近基板的一端。本發(fā)明還提供了一種制造半導(dǎo)體封裝的方法，包括：在半導(dǎo)體芯片的主動(dòng)面上形成傳導(dǎo)墊的圖案；在傳導(dǎo)墊上方電鍍金-錫合金凸塊；以及藉由回焊程序或熱壓程序，將半導(dǎo)體芯片接合在基板上相對(duì)應(yīng)的導(dǎo)線上。
【專利說明】
一種半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明是關(guān)于金-錫（Au-Sn)合金凸塊以及使用金-錫合金凸塊的半導(dǎo)體結(jié)構(gòu)。
【背景技術(shù)】
[0002] 隨著近來電子產(chǎn)業(yè)的進(jìn)步，電子組件已經(jīng)具有高性能的表現(xiàn)，因而產(chǎn)生微縮化、高 密度化的封裝需求。據(jù)此，連接IC與主板的連接端子必須以更高密度進(jìn)行封裝。封裝技術(shù) 的高密度發(fā)展是由于集成電路（IC)的輸出入端（I/O)數(shù)目增加、而連接端子的接合方法亦 變得更有效率所致。
[0003] 覆晶接合技術(shù)是目前已普及的連結(jié)技術(shù)當(dāng)中的一項(xiàng)。覆晶接合技術(shù)在現(xiàn)行的集成 電路（IC)的制造趨勢流程的發(fā)展，主要受到幾個(gè)因素影響。第一，當(dāng)使用傳統(tǒng)金屬絲連接 技術(shù)，其相關(guān)的寄生電感降低時(shí)，半導(dǎo)體裝置的電子性能可以再提升。其次，相較于金屬絲 連接技術(shù)，覆晶接合封裝可在芯片與封裝之間提供更高的互連密度。第三，覆晶接合技術(shù)所 占用的硅芯片有效使用面積較少，因而有助于節(jié)省硅面積與降低組件成本。第四，當(dāng)同步接 合（gang-bonding)取代連續(xù)個(gè)別接合步驟時(shí)，可降低制造成本及電性接合時(shí)間。
[0004] 為了能降低接合端子的尺寸與其間距，因此在覆晶接合技術(shù)中利用金屬凸塊取代 早期連結(jié)用焊球，特別是藉由改良過的線球技術(shù)所產(chǎn)生的金屬凸塊。典型的作法乃是將該 金屬凸塊形成在半導(dǎo)體芯片接墊的鋁層上。接著，利用焊料將芯片附接至基板。該金屬凸 塊可使用于LCD、內(nèi)存、微處理器與射頻集成電路（RFIC)的覆晶封裝應(yīng)用中。
[0005] 在各種不同的接合材料中，由于環(huán)保意識(shí)的提升，無鉛焊接凸塊近年來倍受注目。 目前還有其它不同形式的材料被采用并持續(xù)發(fā)展，例如純錫（Sn)、金-錫（Au-Sn)、銅-錫 (Cu-Sn)、銀-錫（Ag-Sn)等。在本發(fā)明中，將進(jìn)一步討論電鍍的金-錫（Au-Sn)凸塊。
【發(fā)明內(nèi)容】
[0006] 本發(fā)明提供一種半導(dǎo)體封裝，其包括半導(dǎo)體芯片。該半導(dǎo)體芯片包含一主動(dòng)面及 設(shè)置于主動(dòng)面上之傳導(dǎo)墊；電鍍金-錫（Au-Sn)合金凸塊，其位于該半導(dǎo)體芯片之主動(dòng)面 上；以及基板，其包括與該電鍍金-錫合金凸塊電性耦合的導(dǎo)線，其中該電鍍金-錫合金凸 塊具有重量百分比約Au as5Snai5至約Aua75Sna25的組成成分，從接近該主動(dòng)面的一端均勻分 布至接近該基板的一端。
[0007] 本發(fā)明提供一種半導(dǎo)體封裝，其包括半導(dǎo)體芯片，該半導(dǎo)體芯片包含一主動(dòng)面及 設(shè)置于主動(dòng)表面上的傳導(dǎo)墊；電鍍金-錫合金凸塊，其位于該主動(dòng)面上方；以及玻璃基板， 其包含與該電鍍金-錫合金凸塊電性耦合的導(dǎo)線，其中該電鍍金-錫合金凸塊具有重量百 分比約Au as5Snai5至約Aua75Sna25的組成成分，從接近該主動(dòng)面的一端均勾分布至接近該玻 璃基板的一端。
[0008] 本發(fā)明的一些實(shí)施例是提供一種制造半導(dǎo)體封裝的方法，其包括：在半導(dǎo)體芯片 的一主動(dòng)面上，形成傳導(dǎo)墊的圖案；在該傳導(dǎo)墊上方，電鍍金-錫合金凸塊；以及藉由回焊 程序或熱壓程序，將該半導(dǎo)體芯片接合在基板上相對(duì)應(yīng)的導(dǎo)線上。
【附圖說明】
[0009] 經(jīng)由以下所提供之詳細(xì)說明與所附圖式，將得以最佳方式了解本發(fā)明之各方面特 征。值得注意的是，根據(jù)業(yè)界的標(biāo)準(zhǔn)做法，各種特征并非依比例繪示。實(shí)際上，為了清楚解 釋及說明，各種特征的尺寸可任意放大或縮小。
[0010] 圖1是根據(jù)本發(fā)明的一些實(shí)施例說明具有電鍍金-錫（Au-Sn)合金凸塊的簡化半 導(dǎo)體封裝之剖面圖。
[0011] 圖2A是根據(jù)本發(fā)明的一些實(shí)施例說明電鍍金-錫合金凸塊平行于支撐該電鍍 金-錫合金凸塊的表面之剖面圖。
[0012] 圖2B是根據(jù)本發(fā)明的一些實(shí)施例說明電鍍金-錫合金凸塊平行于支撐該電鍍 金-錫合金凸塊的表面之剖面圖。
[0013] 圖3是根據(jù)本發(fā)明的一些實(shí)施例說明具有電鍍金-錫合金凸塊的半導(dǎo)體結(jié)構(gòu)之剖 面圖。
[0014] 圖4是根據(jù)本發(fā)明的一些實(shí)施例說明具有電鍍金-錫合金凸塊的發(fā)光二極管 (LED)結(jié)構(gòu)之剖面圖。
[0015] 圖5是根據(jù)本發(fā)明的一些實(shí)施例說明具有電鍍金-錫合金凸塊之覆晶薄膜封裝 (chip-on film，C0F)半導(dǎo)體結(jié)構(gòu)之剖面圖。
[0016] 圖6是根據(jù)本發(fā)明的一些實(shí)施例說明具有電鍍金-錫合金凸塊之玻璃覆晶結(jié)合技 術(shù)（chip-on glass，C0G)半導(dǎo)體結(jié)構(gòu)之剖面圖。
[0017] 圖7A至圖7F是說明圖3所示之具有電鍍金-錫合金凸塊之半導(dǎo)體結(jié)構(gòu)的制造步 驟。
[0018] 圖8A至圖8D是說明圖4所示之具有電鍍金-錫合金凸塊之發(fā)光二極管（LED)的 制造步驟。
[0019] 附圖標(biāo)記：
[0020] 10 半導(dǎo)體封裝
[0021] 101 電鍍金-錫（Au-Sn)合金凸塊
[0022] 102 下傳導(dǎo)墊
[0023] 103 裝置
[0024] 105 上傳導(dǎo)墊
[0025] 104 明相
[0026] 107 暗相
[0027] 300 半導(dǎo)體結(jié)構(gòu)
[0028] 301 金-錫（Au-Sn)合金凸塊
[0029] 3006 下部
[0030] 304 基板
[0031] 304a 主動(dòng)表面
[0032] 302 下傳導(dǎo)墊
[0033] 3002 上部
[0034] 307 介電質(zhì)
[0035] 305 上傳導(dǎo)墊
[0036] 303 裝置
[0037] 309 凸塊下金屬（UBM)層
[0038] 311 傳導(dǎo)柱
[0039] 400 發(fā)光二極管結(jié)構(gòu)
[0040] 401a、401b 電鍍金-錫（Au-Sn)合金凸塊
[0041] 403 基板
[0042] 405 N 型 GaN 層
[0043] 409 P 型 GaN 層
[0044] 407 多量子井層
[0045] 411a η 型電極
[0046] 411b P 型電極
[0047] 4006 下部
[0048] 404 基板
[0049] 404A 主動(dòng)表面
[0050] 402a、402b 傳導(dǎo)墊
[0051] 4〇6a、4〇6b 接合塾
[0052] 500 覆晶薄膜（COF)封裝半導(dǎo)體結(jié)構(gòu)
[0053] 504 可撓性薄膜
[0054] 504A 主動(dòng)面
[0055] 502a、502b 傳導(dǎo)層
[0056] 513a、513b 金 / 銀凸塊
[0057] 501a,501b 電鍍金-錫（Au-Sn)合金凸塊
[0058] 51 la、51 Ib 上傳導(dǎo)墊
[0059] 503 裝置
[0060] 506a、506b 阻焊圖案
[0061] 509 底膠填充材料
[0062] 600 玻璃上芯片（COG)封裝半導(dǎo)體結(jié)構(gòu)
[0063] 601a與、601b電鍍金-錫（Au-Sn)合金凸塊
[0064] 604 玻璃基板
[0065] 604A 主動(dòng)表面
[0066] 602a、602b 傳導(dǎo)層
[0067] 603 半導(dǎo)體芯片
[0068] 613a、613b 金 / 銀凸塊
[0069] 611a、611b 上傳導(dǎo)墊
[0070] 313 第一屏蔽層
[0071] 313A 開口
[0072] 700' 容器
[0073] 713 電鍍槽
[0074] 711 陽極
[0075] 712 陰極
[0076] 700A 入口
[0077] 700B 出口
[0078] 413 第一屏蔽層
[0079] 413A 開口
[0080] 413B 開口
[0081] 800' 容器
[0082] 811 陽極
[0083] 812 陰極
[0084] 813 電鍍槽
[0085] 800B 出口
[0086] 800A 入口
【具體實(shí)施方式】
[0087] 以下的詳細(xì)說明提供許多具體的細(xì)節(jié)，以使本發(fā)明能被透徹理解。然而，本領(lǐng)域之 技術(shù)人士會(huì)理解其不需這些細(xì)節(jié)亦可得以實(shí)施本發(fā)明。在其它例子中，已知的方法、步驟、 組件與電路并未詳細(xì)描述，但不會(huì)使得本發(fā)明因而難以理解。應(yīng)理解的是，下述的發(fā)明提供 許多不同的實(shí)施例或范例，其用于實(shí)現(xiàn)各種實(shí)施例的不同特征。為簡化本文，組件與配置乃 以特定范例描述如下。當(dāng)然，這些僅作為范例而非用于限制本發(fā)明。
[0088] 以下發(fā)明提供許多不同的實(shí)施例或范例，用于實(shí)現(xiàn)本申請案之不同特征。組件與 配置的特定范例之描述如下，以簡化本發(fā)明之揭示內(nèi)容。當(dāng)然，這些僅為范例，而非用于限 制本發(fā)明。例如，以下關(guān)于在第二特征上或上方形成第一特征之描述可包含以該第一特征 與該第二特征直接接觸之實(shí)施例；亦可包含在該第一特征與第二特征之間出現(xiàn)其它特征的 實(shí)施例，因而該第一特征與該第二特征并非直接接觸。此外，本發(fā)明可在不同范例中重復(fù)相 同的組件符號(hào)和/或字母。此重復(fù)作法是為達(dá)到簡化并清楚表達(dá)之目的，而非用于描述不 同實(shí)施例和/或配置彼此之間的關(guān)系。
[0089] 再者，本發(fā)明可使用空間相對(duì)用語，例如「之下」、「低于」、「較低」、「高于」、「較高」 等類似用語，以簡化本文，且能描述圖式中一組件或特征與另一組件或特征的關(guān)系?？臻g相 對(duì)用語除用于包括組件在圖式中描述的位向之外，還有使用或操作中之不同位向。舉例而 言，若將圖式中的組件倒置，則描述成在其它零件「下」或「之下」的零件就會(huì)變成在其它零 件「之上」。因此，例示的「在下」用詞亦可包含「在上」以及「在下」的位向。裝置亦可被 轉(zhuǎn)向（旋轉(zhuǎn)90度或是其它位向），并且本文所使用的空間相對(duì)用語也可以類似方式加以解 釋。
[0090] 關(guān)于本文實(shí)施例的制造與使用將在以下詳細(xì)討論。然而應(yīng)理解的是，本發(fā)明提供 許多可應(yīng)用的發(fā)明概念，其可廣泛實(shí)施于不同的特定背景。本文所討論的特定實(shí)施例僅說 明制造與使用本發(fā)明的特定方法，并非限制本發(fā)明的范圍。
[0091] 在半導(dǎo)體封裝的金屬凸塊技術(shù)中，金凸塊技術(shù)由于其材料性質(zhì)與處理技術(shù)在該領(lǐng) 域中廣為熟知，因而最為普及。然而，金凸塊本身材料成本高、接合可靠度較差以及其材料 性質(zhì)無法令人滿意，例如低導(dǎo)電性與低導(dǎo)熱性，皆為有待解決的問題。制造金屬凸塊有另 一個(gè)節(jié)省成本的方法，是產(chǎn)生多層凸塊，例如一銅（Cu、在底層）、Ni (鎳、在中間層）以及金 (Au、在頂層）結(jié)構(gòu)的凸塊。此方法節(jié)省金屬凸塊的金料消耗，但是銅底層容易氧化與腐蝕， 因而產(chǎn)生可靠度的問題。
[0092] 相較于電子束氣相沉積技術(shù)，電鍍金-錫（Au-Sn)凸塊可提供較佳的組成成分均 勻度。這是由于在沉積制程中，較輕的錫原子比起較重的金原子移動(dòng)速度更快。因此，以電 子束氣相沉積所形成的金-錫凸塊結(jié)構(gòu)中，在接近沉積表面處形成了富含錫的相，而在較 遠(yuǎn)離沉積表面處形成富含金的相。金-錫凸塊由于其組成物不均勻，而導(dǎo)致可靠度不良，此 一問題可藉由以下所探討的電鍍技術(shù)獲得解決。
[0093] 圖1是為簡化的半導(dǎo)體封裝10的剖面圖，該半導(dǎo)體封裝10在下方傳導(dǎo)墊102與 裝置103之間具有電鍍金-錫合金凸塊101。在一些實(shí)施例中，裝置103包含（但不限于） 主動(dòng)組件，例如內(nèi)存、晶體管、二極管（PN或PIN接面）、集成電路或是可變電容。在其它實(shí) 施例中，裝置103包含被動(dòng)組件，例如電阻、電容或是電感。在一些實(shí)施例中，在裝置103上 包含其上方的傳導(dǎo)墊105。圖1顯示一電鍍金-錫合金凸塊101的微結(jié)構(gòu)。為清楚說明， 在圖1右下角呈現(xiàn)電鍍金-錫合金凸塊101的放大剖面圖，并且藉由使用電子顯微鏡顯示 電鍍金-錫合金凸塊101橫切面的微結(jié)構(gòu)。在一些實(shí)施例中，電鍍金-錫合金凸塊101包 含具有0. 15至0. 25重量百分比的錫（Sn)之成份，并且均勻分布在下方的傳導(dǎo)墊102與裝 置103之間。如圖1之放大圖所示，電鍍金-錫合金凸塊101包含明相（light phase) 104 與暗相（dark phase) 107,其皆具有伸長形狀。在一些實(shí)施例中，平行于支撐電鍍金-錫合 金凸塊101之表面的橫切面之最大尺寸是在約10微米至約50微米的范圍內(nèi)。在一些實(shí)施 例中，由于電鍍金-錫合金凸塊101是藉由電鍍而形成，因此明相104與暗相107為非晶 (amorphous)結(jié)構(gòu)而不是單晶（single crystals)結(jié)構(gòu)。
[0094] 參閱圖2A與圖2B，其分別說明平行于支撐電鍍金-錫合金凸塊101之表面的橫切 面為圓形或矩形的最大尺寸。該剖面圖示是沿著圖1之剖面線AA的剖面。在一些實(shí)施例 中，電鍍金-錫合金凸塊101的形狀是取決于裝置103上方的上傳導(dǎo)墊105之形狀。在一 些實(shí)施例中，電鍍金-錫合金凸塊101的寬度是大于、等于或小于上傳導(dǎo)墊105之寬度。在 一些實(shí)施例中，平行于支撐電鍍金-錫合金凸塊101之表面的電鍍金-錫合金凸塊101的 圓形橫切面之尺寸是在約10微米（μm)至約50微米的范圍內(nèi)，如圖2A中的Wl所示。在 一些實(shí)施例中，與支撐電鍍金-錫合金凸塊101平行的電鍍金-錫合金矩形橫切面的對(duì)角 線是在約10微米至約50微米的范圍內(nèi)，如圖2B中所標(biāo)示之W2所示。
[0095] 參閱圖3,其是根據(jù)一些實(shí)施例說明具有電鍍金-錫合金凸塊301的半導(dǎo)體結(jié)構(gòu) 300之剖面圖。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)300是一半導(dǎo)體封裝體。半導(dǎo)體結(jié)構(gòu)300包含 下部3006。下部3006視其應(yīng)用需求可包含（但不限于）一裝置或僅有一基板304,并且在 基板的主動(dòng)面304a上沉積下傳導(dǎo)墊302。上部3002包含一裝置303,該裝置303上具有被 介電質(zhì)307環(huán)繞的上傳導(dǎo)墊305。再者，上部3002進(jìn)一步包含一層設(shè)置于上傳導(dǎo)墊305上 的凸塊下金屬層（UBM) 309、一部份的介電質(zhì)307以及一設(shè)置于凸塊下金屬層（UBM) 309上的 傳導(dǎo)柱311。在一些實(shí)施例中，傳導(dǎo)柱311實(shí)質(zhì)上為包含具有金、銅、銀及其合金的金屬層。 在一些實(shí)施例中，傳導(dǎo)柱311可由化學(xué)氣相沉積（CVD)、濺鍍或電化學(xué)電鍍（ECP)等方式形 成。在一些實(shí)施例中，傳導(dǎo)柱311的高度H2,其范圍視應(yīng)用需求可由從約10微米至約40微 米。
[0096] 在一些實(shí)施例中，UBM層309可為一單層結(jié)構(gòu)或包含由不同材料形成多個(gè)次層之 復(fù)合結(jié)構(gòu)，該些次層結(jié)構(gòu)可選自于鎳層、鈦層、鈦鎢層、鈀層、金層、銀層及其組合。上部3002 還包含了 一層在傳導(dǎo)柱311上的電鍍金-錫合金凸塊301。在一些實(shí)施例中，在傳導(dǎo)柱311 與電鍍金-錫合金凸塊301之間形成介金屬化合物（intermetallic compound，IMC)319〇 在一些實(shí)施例中，介金屬化合物（MO的成分是取決于凸塊以及UBM層上方的傳導(dǎo)凸塊之 材料以及其組成比例。例如，在一些實(shí)施例中，頂C包含二元的金/錫介金屬AuSn4或是 AuSn/AuSn2的介金屬化合物層。
[0097] 如圖3所示，電鍍金-錫合金凸塊301的高度H3是從電鍍金-錫合金凸塊體的頂 部表面量到半導(dǎo)體芯片304的頂部表面為止。在一些實(shí)施例中，電鍍金-錫合金凸塊301 或Au 1 xSnx，其組成成分的X具有從約X = 0. 15至約X = 0. 25的重量百分比，具有H3的高 度。在一些實(shí)施例中，以電鍍形成的金-錫合金凸塊301原始高度范圍是約從10微米至約 40微米。在第一道回焊程序之后，由于表面張力，金-錫合金凸塊301變軟且形成彎曲表 面，其高度增加約為原始高度的10%，可達(dá)到約11微米至44微米。接著，當(dāng)金-錫合金凸 塊301接觸另一工件（workpiece，例如半導(dǎo)體裝置或基板）時(shí)，進(jìn)行第二道回焊程序，造成 金-錫合金凸塊301的厚度縮減30%，而其厚度范圍變?yōu)閺募s7微米至約31微米。在一些 實(shí)施例中，電鍍金-錫合金凸塊301的寬度（圖3的W3所示）可大于、等于或小于傳導(dǎo)柱 311的寬度。在一些實(shí)施例中，與支撐電鍍金-錫合金凸塊的表面平行之電鍍金-錫合金凸 塊301的圓形橫切面之直徑是在約20微米至約50微米范圍內(nèi)，如圖2A之Wl所示。在一 些實(shí)施例中，與支撐電鍍金-錫合金凸塊的表面平行之電鍍金-錫合金凸塊301的的矩形 橫切面之對(duì)角線是在約20微米至約50微米的范圍內(nèi)，如圖2B的W2所示。相較于傳統(tǒng)方 法（例如氣相沉積技術(shù)），電鍍金-錫合金凸塊具有非晶結(jié)構(gòu)。由于非晶結(jié)構(gòu)的內(nèi)部應(yīng)力較 小，因而沉積程序后無需進(jìn)行退火程序以降低電鍍金-錫合金凸塊的內(nèi)部應(yīng)力。
[0098] 關(guān)于發(fā)光二極管（LED)結(jié)構(gòu)的封裝技術(shù)，該技藝中具有通常知識(shí)者慣常使用金凸 塊以連接LED結(jié)構(gòu)至基板或裝置。然而，要接合基板（或裝置）上的銅線（作為導(dǎo)線）與 LED結(jié)構(gòu)，金凸塊的黏著性能較差，這在某種程度上是由于金凸塊的硬度相對(duì)較高所導(dǎo)致。 為了解決黏著性問題，傳統(tǒng)方法是在銅線上形成錫膜，以使導(dǎo)線與金凸塊之間更容易黏著。 而本文所提供的改良方法，是使用電鍍金-錫合金凸塊作為金屬凸塊與導(dǎo)線之間的接口。
[0099] 參閱圖4,其是根據(jù)一些實(shí)施例說明具有電鍍金-錫合金凸塊401a與401b之發(fā)光 二極管（LED)結(jié)構(gòu)400的剖面圖。LED結(jié)構(gòu)400包含基板403、N型GaN層405與P型GaN 層409、在N型GaN層405與P型GaN層409之間的多量子井層（multiple quantum well layer) 407、η型電極411a以及p型電極411b。在一些實(shí)施例中，基板可選自于藍(lán)寶石、玻 璃、或任何合適的材料。在基板403的頂部，形成N型GaN層405。此外，多量子槽層407、 P型GaN層409以及p型電極411b則接續(xù)沉積在部分N型GaN層405上方。另一方面，形 成N型GaN層405的其它部分，以及η型電極411a。在一些實(shí)施例中，下部4006經(jīng)由電鍍 金-錫合金凸塊401a與401b而連接LED結(jié)構(gòu)400。下部4006視其應(yīng)用需求，可包含（但 不限于）一裝置或僅具有主動(dòng)面404A的基板404。下部4006還包含傳導(dǎo)墊402a與402b， 其分別接合至電鍍金-錫合金凸塊401a與401b。在一些實(shí)施例中，下部4006可包含接合 墊406a與406b以連接至其它裝置。在一些實(shí)施例中，電鍍金-錫合金凸塊401a與401b 的組成包含重量百分比0. 15至0. 25的錫，并且均勻分布在傳導(dǎo)墊402a與η型電極411a 之間以及傳導(dǎo)墊402b與p型電極411b之間。在一些實(shí)施例中，兩個(gè)電鍍金-錫合金凸塊 401a與401b的高度H4是在約3微米至約10微米范圍內(nèi)，兩個(gè)電鍍金-錫合金凸塊401a 與401b的寬度W4是在200至600微米范圍內(nèi)，并且兩個(gè)電鍍金-錫合金凸塊401a與401b 的長度（垂直紙面的方向）是在500至1500微米范圍內(nèi)。在一些實(shí)施例中，電鍍金-錫合 金凸塊401a與401b的寬度是等于或小于η型電極411a與p型電極411b的寬度。
[0100] 在圖4的覆晶發(fā)光二極管（LED)結(jié)構(gòu)400中，η型電極411a與p型電極411b是形 成在LED結(jié)構(gòu)400的同一側(cè)上。因此，包含η型電極411a與p型電極411b的LED結(jié)構(gòu)400 可直接堆棧于裝置或基板404上，如此一來，相較于習(xí)知的金屬絲連接技術(shù)，可達(dá)成較小的 封裝面積。此外，LED結(jié)構(gòu)400與傳導(dǎo)墊402a及402b之間是利用金-錫合金凸塊401a與 401b形成連接，并不需要形成錫鍍層，就如前文所述。再者，在LED結(jié)構(gòu)400中，電鍍金-錫 合金凸塊401a與401b可單獨(dú)使用或是結(jié)合金（Au)或銀（Ag)凸塊使用，例如形成在金或 銀凸塊上，其材料成本較低、并且熱穩(wěn)定性較佳、對(duì)于溫度循環(huán)（thermal cycle)的耐受性 更好并且接合效能明顯較佳。
[0101] 覆晶薄膜封裝（chip-on film，C0F)半導(dǎo)體結(jié)構(gòu)在芯片與搭載該芯片之可燒性薄 膜之間亦有黏著性不良的問題，與前述所提關(guān)于覆晶LED結(jié)構(gòu)400的電極與基板上的導(dǎo)線 接合不良的問題有類似狀況。因此本發(fā)明提供一種電鍍金-錫合金凸塊，其可作為芯片與 可撓性薄膜之間的接口或連接物。
[0102] 圖5是顯示具有電鍍金-錫合金凸塊的覆晶薄膜封裝（chip-on film，C0F)半導(dǎo) 體結(jié)構(gòu)500。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)500為一半導(dǎo)體封裝體。COF半導(dǎo)體結(jié)構(gòu)500包 含一可撓性薄膜504,其可包含（但不限于）可撓印刷電路板（FPCB)或聚亞酰胺（PI)。該 傳導(dǎo)層502a與502b (例如銅導(dǎo)線）經(jīng)圖案化而設(shè)置于可撓性薄膜504之主動(dòng)面504A上。 在金凸塊或銀凸塊513a與513b上方的多個(gè)電鍍金-錫合金凸塊501a與501b經(jīng)由上傳導(dǎo) 墊511a與511b而將裝置503電性耦合至可撓性薄膜504的傳導(dǎo)層502a與502b。或者，可 在上傳導(dǎo)墊511a與511b上方，沉積凸塊下金屬（UBM)層。在一些實(shí)施例中，底膠填充材料 509,例如無溶劑環(huán)氧樹脂，以適當(dāng)黏性注入至可撓性薄膜504與裝置503之間的空間中。在 一些實(shí)施例中，阻焊圖案506a與506b是分別位于傳導(dǎo)層502a與502b上方，用以將底膠填 充材料509限制于所需要的位置。在一些實(shí)施例中，底膠填充材料509可保護(hù)傳導(dǎo)層（502a 與502b)以及可撓性薄膜504上方的電鍍金-錫合金凸塊（501a與501b)。還有要注意的 的地方是在此實(shí)施例中，傳導(dǎo)層502a與502b的上方不需要錫鍍層用以連接電鍍金-錫合 金凸塊（501a與501b)與可燒性薄膜504。
[0103] 在一些實(shí)施例中，電鍍金-錫合金凸塊501a與501b的形狀是取決于裝置503上 方的上傳導(dǎo)墊511a與511b的形狀。在一些實(shí)施例中，電鍍金-錫合金凸塊501a與501b 的寬度等于或小于上傳導(dǎo)墊511a與511b的寬度。在一些實(shí)施例中，電鍍金-錫合金凸塊 501a與501b的組成成分包含重量百分比0. 15至0. 25的錫，并且均勻分布在傳導(dǎo)層502a 與上傳導(dǎo)墊511a之間以及傳導(dǎo)層502b與上傳導(dǎo)墊511b之間。在一些實(shí)施例中，特別是 在液晶顯示器（IXD)應(yīng)用中，對(duì)于矩形的金-錫合金凸塊501a與501b，其寬度為大約或小 于30微米，并且其長度大約或小于17微米。在一些實(shí)施例中，需要在低結(jié)合溫度下將電鍍 金-錫合金凸塊501a及501b分別連接至傳導(dǎo)層502a及502b。電鍍金-錫合金凸塊的共 晶溫度約為攝氏280~300度。換言之，結(jié)合點(diǎn)（亦即金-錫合金凸塊與可撓基板的接口） 溫度應(yīng)控制在約攝氏280~300度。據(jù)此，對(duì)于覆晶薄膜封裝（chip-on film，COF)的半導(dǎo) 體結(jié)構(gòu)而言，可撓基板并不會(huì)因?yàn)楦邷囟冃危寡b置具有良好的可靠度。
[0104] 此外，電鍍金-錫合金凸塊可用于玻璃上芯片（COG)基板。傳統(tǒng)上，非等向傳導(dǎo) 膜（ACF)是置于玻璃基板與半導(dǎo)體芯片上的金凸塊或銀凸塊之間。接著，在高溫下處理 ACF，而使玻璃基板與半導(dǎo)體芯片是彼此電性連接。ACF通常是由具黏性的聚合物基質(zhì)與 用金屬?；蚪饘偻扛簿酆衔锴蛩M成的細(xì)微傳導(dǎo)填充物所組成。ACF的限制因素在于細(xì) 微傳導(dǎo)填充物需達(dá)到一門坎濃度才能確保良好的電性連接。然而，由于主導(dǎo)導(dǎo)電特性的細(xì) 微傳導(dǎo)填充物受到壓縮后的變形難以掌控，特別是發(fā)生在當(dāng)集成電路的尺寸持續(xù)變小的情 況，封裝結(jié)構(gòu)的可靠度與接觸電阻可能因而受到影響。除了增加半導(dǎo)體封裝的制造成本之 外，細(xì)微傳導(dǎo)填充物可能聚集在某些區(qū)域而非均勻分布，而使得ACF易于造成斷路（open circuit)。較小的組件尺寸可能造成細(xì)微傳導(dǎo)填充物在ACF中的流動(dòng)性更低。在以下的段 落中，采用電鍍金-錫合金凸塊連同COG結(jié)構(gòu)的改良設(shè)計(jì)可用以解決前述問題。
[0105] 在本發(fā)明的一些實(shí)施例中，如圖6所示，將本文中所討論的電鍍金-錫合金凸塊 601a與601b使用于COG半導(dǎo)體結(jié)構(gòu)600中。具有主動(dòng)面604A的玻璃基板604之傳導(dǎo)層 602a與602b，以及半導(dǎo)體芯片603的金凸塊或銀凸塊613a與613b上方的電鍍金-錫合金 凸塊601a與601b，其中間不需設(shè)置ACF就可完成電性連接的封裝。在一些實(shí)施例中，底膠 填充材料609,例如無溶劑環(huán)氧樹脂，以適當(dāng)?shù)酿ば宰⑷氩ＡЩ?04與半導(dǎo)體芯片603之 間的空間，用以保護(hù)傳導(dǎo)層（602a與602b)、金-錫合金凸塊（601a與601b)以及金凸塊或 銀凸塊613a與613b。在一些實(shí)施例中，底膠填充材料609由虛線所標(biāo)明之處，為非強(qiáng)制的 選項(xiàng)。值得注意的還有在本實(shí)施例中，傳導(dǎo)層602a與602b上方不需要錫膜用以連接電鍍 金-錫合金凸塊（601a與601b)與玻璃基板604。
[0106] 在一些實(shí)施例中，電鍍金-錫合金凸塊601a與601b的形狀是取決于半導(dǎo)體芯片 603上方的上傳導(dǎo)墊611a與611b的形狀。在一些實(shí)施例中，電鍍金-錫合金凸塊601a與 601b的寬度是等于或小于上傳導(dǎo)墊611a與611b的寬度。此外，電鍍金-錫合金凸塊601a 與601b的尺寸可依不同應(yīng)用需求而改變。相較于金凸塊或銀凸塊，金-錫合金凸塊以接口 涂層或連接物的形式，能提供較佳的熱穩(wěn)定性、更好的溫度循環(huán)耐受度以及更優(yōu)良的接合 效能。
[0107] 圖7A至圖7F顯示圖3的電鍍金-錫合金凸塊之半導(dǎo)體結(jié)構(gòu)的制造步驟。在圖7A 中，上傳導(dǎo)墊305與部分的介電質(zhì)307是位于裝置303上方。而后，在上傳導(dǎo)墊305與部分 的介電質(zhì)307上形成UBM層309。在一些實(shí)施例中，UBM層309是藉由將材料經(jīng)由CVD程 序、濺鍍、電鍍或無電鍍而形成，該材料是選自于鎳、鈦、鈦鎢、鈀、金、銀及其組合。在一些實(shí) 施例中，將UBM層309的厚度Tl控制在約丨oooA至約3(X)0A的范圍內(nèi)。在一些實(shí)施例中， 在UBM層309上，沉積晶種層（因簡化而未繪示）。在一些實(shí)施例中，UBM層的最上層可作 為晶種層。在一些實(shí)施例中，晶種層是藉由CVD、濺鍍、電鍍或無電鍍而形成。
[0108] 參閱圖7B，在UBM層309上方，形成第一屏蔽層313,其可為硬屏蔽或是光阻。在 上傳導(dǎo)墊305的上方形成第一屏蔽層313的開口 313A，用于接收導(dǎo)電性凸塊材料。在一些 實(shí)施例中，第一屏蔽層313是由正光阻制成，并且其厚度T2是大于所要鍍上的導(dǎo)電性凸塊 之厚度。在其它實(shí)施例中，第一屏蔽層313是由負(fù)光阻所制成。
[0109] 參閱圖7C，在開口 313A上方，可形成傳導(dǎo)柱311。傳導(dǎo)柱311的材料可包含純銅或 是銅合金。在一些實(shí)施例中，傳導(dǎo)柱311可藉由化學(xué)氣相沉積（CVD)、濺鍍或電化學(xué)鍍（ECP) 而形成。在一些實(shí)施例中，傳導(dǎo)柱311的高度H2視應(yīng)用需求，在約10微米至約40微米的 范圍內(nèi)。
[0110] 圖7D與圖7E顯示電鍍程序及其結(jié)果。圖7D顯示電鍍系統(tǒng)，其包含容納電鍍槽 713的容器700'、陽極711以及陰極712。在一些實(shí)施例中，陽極711是不可溶且可由涂覆 鈀（Pd)的鈦所制成，而裝置303 (其具有的上傳導(dǎo)墊305受到介電質(zhì)307環(huán)繞）是位于陰 極712,且傳導(dǎo)柱311是形成于開口 313A(見圖7C)中。電鍍槽713含有金-錫電解質(zhì)電 鍍?nèi)芤?。在一些?shí)施例中，將電鍍槽713的pH值控制于大約4至6。將電鍍槽713的溫度 控制于約攝氏35至60度。在一些實(shí)施例中，可藉由位于容器700'下方的加熱板（未繪 示）維持電鍍槽713的溫度。在其它實(shí)施例中，電鍍槽713的溫度可藉由電鍍?nèi)芤貉h(huán)系 統(tǒng)加以維持，其中出口 700B排放電鍍?nèi)芤憾肟?700A引入溫控的電鍍?nèi)芤?。在一些?shí)施 例中，用于電鍍金-錫合金凸塊的直流電（DC)之電流密度是在約0. 2ASD(AmpereS/Square Decimeter，安培/平方公寸）至約LOASD范圍內(nèi)。在一些實(shí)施例中，將電鍍金-錫合金 凸塊的速度控制在約〇. 2微米/分鐘（μ m/min)至約0. 4微米/分鐘的范圍內(nèi)。要注意的 是，電鍍金-錫合金凸塊的速度比蒸鍍金-錫合金凸塊的速度要快（通常用于金-錫凸塊 的蒸鍍速度約為〇. 06微米/分鐘，而用于金-錫合金凸塊的電鍍沉積速度約為0. 3微米/ 分鐘）。使用電鍍程序，可得到更高的生產(chǎn)量。在一些實(shí)施例中，外部DC電流的正端是連接 至陽極711，而該外部DC電流的負(fù)端是連接至陰極712。如圖7D所示，還原的金離子與還 原的錫離子填充由第一屏蔽層313定義的開口 313A，并且在傳導(dǎo)柱311的頂部形成金-錫 二元合金。如圖7D所示，在傳導(dǎo)柱311上沉積金-錫合金之后，自電鍍槽移除裝置303。
[0111] 圖7E顯示在圖7D所示之電鍍程序完成后的裝置303。在圖7E中，電鍍金-錫合 金凸塊301形成在傳導(dǎo)柱311上方。在一些實(shí)施例中，電鍍金-錫合金凸塊301的高度是在 約7微米至約31微米的范圍中。在一些實(shí)施例中，如果使用光阻，則去除第一屏蔽層313， 如圖7E所示。UBM層309未被電鍍金-錫合金凸塊301覆蓋的部分則藉由蝕刻程序加以去 除，以將不同的電鍍金-錫合金凸塊301隔離。
[0112] 圖7F顯示半導(dǎo)體結(jié)構(gòu)300的完成結(jié)構(gòu)，其電鍍金-錫合金凸塊301電性耦合至裝 置或基板304(依應(yīng)用需求而定）之主動(dòng)面304A上的下傳導(dǎo)墊302。在一些實(shí)施例中，將下 傳導(dǎo)墊302與對(duì)應(yīng)的半導(dǎo)體結(jié)構(gòu)300接合的步驟包含加熱半導(dǎo)體結(jié)構(gòu)300,以使金-錫合金 凸塊301與傳導(dǎo)墊302之間的接口溫度達(dá)到攝氏約280度至約320度。在一些實(shí)施例中， 在電鍍程序之后且在接合程序之前，不進(jìn)行退火程序。
[0113] 圖8A至圖8D顯示制造具有圖4之電鍍金-錫合金凸塊之LED結(jié)構(gòu)的步驟。在圖 8A中，N型GaN層405形成于基板403上方。然后，多量子槽層407與P型GaN層409接 續(xù)沉積在N型GaN層405上。為簡化說明，省略將多量子槽層407與P型GaN層409圖案 化的細(xì)節(jié)。在一些實(shí)施例中，N型GaN層405、多量子槽層407以及P型GaN層409是藉由 CVD、物理氣相沉積（PVD)或?yàn)R鍍方法形成。在一些實(shí)施例中，材料可為GaAs、GaN或任何合 適的材料。復(fù)參閱圖8A，在P型GaN層409或N型GaN層405上方，形成第一屏蔽層413， 其可為硬屏蔽或光阻。在P型GaN層409上方形成第一屏蔽層413的開口 413A，以及在N 型GaN層405上方形成第一屏蔽層413的開口 413B，用于接收導(dǎo)電性凸塊材料。在一些實(shí) 施例中，第一屏蔽層413是由光阻制成，其厚度T8大于所欲鍍上之導(dǎo)電性凸塊的厚度。在 其它實(shí)施例中，第一屏蔽層413是由負(fù)光阻制成。如圖8Β所示，在N型GaN層405或P型 GaN層409上，分別沉積η型電極411a與ρ型電極411b。
[0114] 圖8C與圖8D顯示電鍍程序及其結(jié)果。圖8C顯示電鍍系統(tǒng)，其包含容納電鍍槽 813的容器800'、陽極811以及陰極812。在一些實(shí)施例中，陽極811是不可溶的，并且可 由涂覆鈀的鈦所制成，而具有η型電極411a與ρ型電極411b的LED結(jié)構(gòu)是位于陰極812。 電鍍槽813含有金-錫電解質(zhì)電鍍?nèi)芤?。在一些?shí)施例中，將電鍍槽813的pH值控制于弱 酸的情況，例如大約4至6。電鍍槽813的溫度控制于約攝氏35至60度。在一些實(shí)施例 中，電鍍槽813的溫度可藉由位于容器800'下方的加熱板（未繪示）維持。在其它實(shí)施例 中，電鍍槽813的溫度可藉由電鍍?nèi)芤貉h(huán)系統(tǒng)維持，其中出口 800B排放電鍍?nèi)芤憾肟?800A引入溫控的電鍍?nèi)芤?。在一些?shí)施例中，用于電鍍金-錫合金凸塊的直流電（DC)之電 流密度是在約0. 2ASD至約1.0 ASD范圍內(nèi)。在一些實(shí)施例中，將電鍍金-錫合金凸塊的速 度控制在約0. 2微米/分鐘至約0. 4微米/分鐘的范圍內(nèi)。在一些實(shí)施例中，外部DC電流 的正端是連接至陽極811，而該外部DC電流的負(fù)端是連接至陰極812。如圖8C所示，還原 的金離子與還原的錫離子是沉積在發(fā)光二極管400的η型電極411a與ρ型電極411b上、 填充由第一屏蔽層413定義的開口 413A與413B (見圖8A)、并且在η型電極411a與ρ型電 極411b頂部形成金-錫二元合金。在LED結(jié)構(gòu)400之η型電極411a與ρ型電極411b上 沉積金-錫合金之后，如圖8C所示，自電鍍槽移除發(fā)光結(jié)構(gòu)400。
[0115] 圖8D顯示圖8C所示之電鍍程序完成后的LED結(jié)構(gòu)400。在圖8D中，電鍍金-錫合 金凸塊401a與401b分別形成在η型電極411a與ρ型電極411b上方。在一些實(shí)施例中，如 果使用光阻，貝 1J去除第一屏蔽層413,如圖8D所不。未被電鍍金-錫合金凸塊401a與401b 覆蓋的P型GaN層409或N型GaN層405則藉由蝕刻程序加以去除，以隔離電鍍金-錫合 金凸塊401a與401b。再者，圖8D顯示LED結(jié)構(gòu)400的完成結(jié)構(gòu)，其具有電鍍金-錫凸塊 401a與401b電性親合至裝置或基板404 (視應(yīng)用需求不同而定）之主動(dòng)面404a上的傳導(dǎo) 墊402a與402b。在一些實(shí)施例中，將下傳導(dǎo)墊402a與402b與對(duì)應(yīng)的LED結(jié)構(gòu)400進(jìn)行 接合的步驟包含將具有電鍍金-錫合金凸塊的LED結(jié)構(gòu)400加熱，使電鍍金-錫合金凸塊 401a和401b與傳導(dǎo)墊402a和402b之間的接口溫度達(dá)到約攝氏280度至約320度。在一 些實(shí)施例中，在電鍍程序之后且在接合程序之前，不進(jìn)行退火程序。
[0116] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體封裝包含半導(dǎo)體芯片，其包含：具有傳導(dǎo)墊于其 上的主動(dòng)表面；在主動(dòng)面上方的電鍍金-錫合金凸塊；以及基板，其包括與該電鍍金-錫合 金凸塊電性耦合的導(dǎo)線。
[0117] 在本發(fā)明的一些實(shí)施例中，電鍍金-錫合金凸塊具有重量百分比約六％855 %15至 約Aua75Sna25的組成成分，從接近主動(dòng)面的一端均勻分布至接近基板的一端。
[0118] 在本發(fā)明的一些實(shí)施例中，傳導(dǎo)柱是位于電鍍金-錫合金凸塊與傳導(dǎo)墊之間。
[0119] 在本發(fā)明的一些實(shí)施例中，電鍍金-錫合金凸塊的高度是在約7微米至約31微米 的范圍內(nèi)。
[0120] 在本發(fā)明的一些實(shí)施例中，介金屬化合物是位于傳導(dǎo)柱與電鍍金-錫合金凸塊之 間。
[0121] 在本發(fā)明的一些實(shí)施例中，傳導(dǎo)墊是電極，并且電鍍金-錫合金凸塊是位于電極 與導(dǎo)線之間。
[0122] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體芯片是發(fā)光二極管（LED)。
[0123] 在本發(fā)明的一些實(shí)施例中，傳導(dǎo)墊是p型電極，另一傳導(dǎo)墊是η型電極，電鍍 金-錫合金凸塊是位于P型電極與導(dǎo)線之間，并且另一電鍍金-錫凸塊是位于η型電極與 導(dǎo)線之間。
[0124] 在本發(fā)明的一些實(shí)施例中，兩個(gè)金-錫合金凸塊的高度是在約3微米至約10微米 的范圍內(nèi)，兩個(gè)電鍍金-錫合金凸塊的寬度是在200至600微米的范圍內(nèi)，以及兩個(gè)電鍍 金-錫合金凸塊的長度是在500至1500微米的范圍內(nèi)。
[0125] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體封裝是覆晶薄膜（chip-on film，C0F)封裝。
[0126] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體封裝是玻璃上芯片（chip-on glass，COG)封裝。
[0127] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體封裝包含半導(dǎo)體芯片，其包含：具有傳導(dǎo)墊于其 上的主動(dòng)面；在主動(dòng)面上方的電鍍金-錫合金凸塊；以及玻璃基板，其包括與電鍍金-錫合 金凸塊電性耦合的導(dǎo)線。
[0128] 在本發(fā)明的一些實(shí)施例中，電鍍金-錫合金凸塊具有重量百分比約六％855 %15至 約Aua75Sna25的組成成分，從接近主動(dòng)面的一端均勻分布至接近玻璃基板的一端。
[0129] 在本發(fā)明的一些實(shí)施例中，傳導(dǎo)柱是位于電鍍金-錫合金凸塊與傳導(dǎo)墊之間。
[0130] 在本發(fā)明的一些實(shí)施例中，半導(dǎo)體芯片與玻璃基板之間不需使用非等向性傳導(dǎo)膜 (ACF) 〇
[0131] 在本發(fā)明的一些實(shí)施例中，一介金屬化合物是位于傳導(dǎo)柱與電鍍金-錫合金凸塊 之間。
[0132] 在本發(fā)明的一些實(shí)施例中，各傳導(dǎo)柱是由選自于由金、銅、銀及其合金所組成的群 組之材料所制成。
[0133] 在本發(fā)明的一些實(shí)施例中，制造半導(dǎo)體封裝的方法包含：在半導(dǎo)體芯片的主動(dòng)面 上形成傳導(dǎo)墊的圖案；電鍍傳導(dǎo)墊上方的金-錫合金凸塊；以及藉由回焊程序或熱壓程序， 將半導(dǎo)體芯片接合至基板上相對(duì)應(yīng)的導(dǎo)線上。
[0134] 在本發(fā)明的一些實(shí)施例中，電鍍金-錫合金凸塊的方法包含：將半導(dǎo)體芯片浸入 金-錫電鍍槽中；將流經(jīng)金-錫電鍍槽的電流密度控制在約〇. 2ASD至約1.0 ASD的范圍內(nèi)； 以及將金-錫電鍍槽的溫度保持在約攝氏30度至約攝氏60度的范圍內(nèi)。
[0135] 在本發(fā)明的一些實(shí)施例中，將電鍍金-錫合金凸塊的速度控制在約0. 2微米/分 鐘至約0. 4微米/分鐘的范圍內(nèi)。
[0136] 在本發(fā)明的一些實(shí)施例中，將半導(dǎo)體芯片接合至對(duì)應(yīng)的導(dǎo)線上的步驟包括將半導(dǎo) 體芯片加熱，使得金-錫合金凸塊與導(dǎo)線之間的接口溫度達(dá)到約攝氏280度至約攝氏320 度。
[0137] 在本發(fā)明的一些實(shí)施例中，在電鍍程序之后且在接合程序之前，不進(jìn)行退火程序。
[0138] 前述說明概述一些實(shí)施例，使得該技藝之技術(shù)人士更能理解本發(fā)明之各方面。該 技藝之技術(shù)人士應(yīng)理解其可輕易使用本發(fā)明作為設(shè)計(jì)或修飾其它制程與結(jié)構(gòu)的基礎(chǔ)，以產(chǎn) 生與本文所述之實(shí)施例相同之目的與/或達(dá)到相同的優(yōu)點(diǎn)。該技藝之技術(shù)人士亦應(yīng)理解此 均等架構(gòu)并不脫離本發(fā)明之精神與范圍，并且其可進(jìn)行各種改變、取代與更動(dòng)而不脫離本 發(fā)明之精神與范圍。
[0139] 再者，本申請案的范圍并不受限于說明書中所述之制程、機(jī)器、產(chǎn)品與物質(zhì)之組成 物、手段、方法與步驟的特定實(shí)施例。該技藝之技術(shù)人士從本發(fā)明的揭示內(nèi)容可理解根據(jù)本 發(fā)明可使用現(xiàn)存或未來所發(fā)展之制程、機(jī)器、產(chǎn)品、物質(zhì)之組合、手段、方法或步驟而執(zhí)行本 文所述之對(duì)應(yīng)實(shí)施例所示之實(shí)質(zhì)相同功能或達(dá)到其實(shí)質(zhì)相同結(jié)果。
[0140] 據(jù)此所附隨的申請專利范圍是用以包含例如制程、機(jī)器、制造、物質(zhì)之組合、手段、 方法或步驟之范圍。此外，每一申請專利范圍構(gòu)成個(gè)別的實(shí)施例，并且不同申請專利范圍與 實(shí)施例之組合是在本發(fā)明的范圍內(nèi)。
【主權(quán)項(xiàng)】
1. 一種半導(dǎo)體封裝，其包括： 半導(dǎo)體芯片，其包含具有傳導(dǎo)墊于其上的主動(dòng)面； 電鍍金-錫（Au-Sn)合金凸塊，其位于所述主動(dòng)面上方；以及 基板，其包括與所述電鍍金-錫合金凸塊電性耦合的導(dǎo)線， 其中所述電鍍金-錫合金凸塊具有重量百分比約AuQ.85Snai5至約Au。. 755%25的組成成 分，從接近所述主動(dòng)面的一端均勻分布至接近所述基板的一端。2. 如權(quán)利要求1所述的半導(dǎo)體封裝，還包括位于所述電鍍金-錫合金凸塊與所述傳導(dǎo) 墊之間的傳導(dǎo)柱。3. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述電鍍金-錫合金凸塊的高度是在約7微 米至約31微米的范圍內(nèi)。4. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中一介金屬化合物位于所述傳導(dǎo)柱與所述電鍍 金-錫合金凸塊之間。5. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述傳導(dǎo)墊是電極，并且所述電鍍金-錫合金 凸塊是位于所述電極與所述導(dǎo)線之間。6. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述半導(dǎo)體芯片是發(fā)光二極管。7. 如權(quán)利要求6所述的半導(dǎo)體封裝，其中所述傳導(dǎo)墊是p型電極，另一傳導(dǎo)墊是η型電 極，所述電鍍金-錫合金凸塊是位于所述Ρ型電極與所述導(dǎo)線之間，并且另一電鍍金-錫凸 塊是在所述η型電極與所述導(dǎo)線之間。8. 如權(quán)利要求7所述的半導(dǎo)體封裝，其中所述兩個(gè)電鍍金-錫合金凸塊的高度是在約 3微米至約10微米的范圍內(nèi)，所述兩個(gè)電鍍金-錫合金凸塊的寬度是在200至600微米的 范圍內(nèi)，以及所述兩個(gè)電鍍金-錫合金凸塊的長度是在500至1500微米的范圍內(nèi)。9. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述半導(dǎo)體封裝是覆晶薄膜封裝。10. 如權(quán)利要求1所述的半導(dǎo)體封裝，其中所述半導(dǎo)體封裝是玻璃上芯片封裝。11. 一種半導(dǎo)體封裝，其包括： 半導(dǎo)體芯片，其包含具有傳導(dǎo)墊于其上的主動(dòng)面； 電鍍金-錫合金凸塊，其位于所述主動(dòng)面上方；以及 玻璃基板，其包含與所述電鍍金-錫合金凸塊電性耦合的導(dǎo)線， 其中所述電鍍金-錫合金凸塊具有重量百分比約Auas5Snai5至約Au。.755 %25的組成成 分，從接近所述主動(dòng)面的一端均勻分布至接近所述玻璃基板的一端。12. 如權(quán)利要求11所述的半導(dǎo)體封裝，還包括位于所述電鍍金-錫合金凸塊與所述傳 導(dǎo)墊之間的傳導(dǎo)柱。13. 如權(quán)利要求11所述的半導(dǎo)體封裝，其中所述半導(dǎo)體芯片與所述玻璃基板之間沒有 非等向性傳導(dǎo)膜（ACF)。14. 如權(quán)利要求11所述的半導(dǎo)體封裝，其中一介金屬化合物是位于所述傳導(dǎo)柱與所述 電鍍金-錫合金凸塊之間。15. 如權(quán)利要求12所述的半導(dǎo)體封裝，其中各個(gè)所述傳導(dǎo)柱是由選自于金、銅、銀及其 合金所組成的群組之材料所制成。16. -種制造半導(dǎo)體封裝的方法，其包括： 在半導(dǎo)體芯片的主動(dòng)面上，形成傳導(dǎo)墊的圖案； 在所述傳導(dǎo)墊上方，電鍍金-錫合金凸塊；以及 藉由回焊程序或熱壓程序，將所述半導(dǎo)體芯片接合在基板上對(duì)應(yīng)的導(dǎo)線上。17. 如權(quán)利要求16所述的制造半導(dǎo)體封裝的方法，其中電鍍?nèi)鐧?quán)利要求1所述金-錫 合金凸塊的步驟包括： 將所述半導(dǎo)體芯片浸入金-錫電鍍槽中； 將流經(jīng)所述金-錫電鍍槽的電流密度控制在約0. 2ASD至約1. OASD的范圍內(nèi)；以及 將所述金-錫電鍍槽的溫度控制在約攝氏35度至約攝氏60度的范圍內(nèi)。18. 如權(quán)利要求16所述的制造半導(dǎo)體封裝的方法，其中電鍍金-錫合金凸塊的速度是 控制在約0. 2微米/分鐘至約0. 4微米/分鐘的范圍內(nèi)。19. 如權(quán)利要求16所述的制造半導(dǎo)體封裝的方法，其中所述半導(dǎo)體芯片接合在基板上 對(duì)應(yīng)的導(dǎo)線上的步驟包括加熱所述半導(dǎo)體芯片，使得所述金-錫合金凸塊與所述導(dǎo)線之間 的接口溫度達(dá)到約攝氏280度至約攝氏320度。20. 如權(quán)利要求16所述的制造半導(dǎo)體封裝的方法，其中在所述電鍍程序之后且在所述 接合程序之前，不進(jìn)行退火程序。
【文檔編號(hào)】H01L33/00GK106058024SQ201510598352
【公開日】2016年10月26日
【申請日】2015年9月18日
【發(fā)明人】盧東寶, 王恒生, 徐子涵
【申請人】南茂科技股份有限公司