用于硅基光子集成電路的具有凹角鏡的低電壓雪崩光電二極管的制作方法
【專利摘要】一種低電壓APD布置在PIC芯片的硅器件層內(nèi)橫向地延伸的波導(dǎo)的端部。APD布置在共同定位于波導(dǎo)端部處的反轉(zhuǎn)凹角鏡上方，以通過來自波導(dǎo)的內(nèi)反射將光耦合到APD的底側(cè)。在示例性實施例中，通過結(jié)晶蝕刻，在硅器件層中形成45°?55°的面。在實施例中，APD包括硅倍增層、在所述倍增層上方的鍺吸收層，以及布置在吸收層上方的多個歐姆觸點。上覆的光反射金屬膜將多個歐姆觸點互連，并且將在歐姆觸點周圍傳輸?shù)墓夥祷氐轿諏樱杂糜诟蟮臋z測器響應(yīng)率。
【專利說明】用于硅基光子集成電路的具有凹角鏡的低電壓雪崩光電二極管
[0001]相關(guān)申請的交叉引用
[0002]本申請與申請?zhí)枮?2/567,601、名稱為“VERTICAL MIRROR IN SILICON PHOTONICCIRCUIT” 以及申請?zhí)枮?13/536,723、名稱為 “INVERTED 45DEGREE MIRROR FOR PHOTONICINTEGRATED CIRCUITS”的美國專利申請有關(guān)，并且與申請?zhí)枮镻CT/US2011/067934、名稱為“AVALANCHE PHOTOD1DE WITH LOW BREAKDOWN VOLTAGE” 的PCT申請有關(guān)。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實施例總體上涉及光子集成電路(PIC)，并且更具體地涉及通過鏡面光耦合到波導(dǎo)的雪崩光電二極管(APD)。
【背景技術(shù)】
[0004]在諸如但不限于光通信、高性能計算、和數(shù)據(jù)中心的應(yīng)用中，單片集成光子電路是有用的以作為光數(shù)據(jù)鏈路。同樣，對于移動計算平臺，PIC是一種用于在無線鏈路具有不足帶寬的情況下更新移動設(shè)備或使移動設(shè)備與主機設(shè)備和/或云服務(wù)進行快速同步的有前途的1/0。這種光鏈路利用了包括光發(fā)射器和/或光接收器的光1/0接口，光發(fā)射器和/或光接收器中的至少一個利用光檢測器(通常為光電二極管)。
[0005]雪崩光電二極管(APD)在期望高靈敏度的應(yīng)用中是有用的。這些應(yīng)用包括長距離光纖通信、激光測距儀、和單光子級檢測及成像、以及其他應(yīng)用。混合硅/鍺(Si/Ge)AH)架構(gòu)提供了目標針對近紅外光信號的有前途的應(yīng)用。在Si/Ge分離式吸收、電荷及倍增(SACM)AH)中，Ge提供在近紅外波長下的高響應(yīng)率，而Si用于以低噪聲放大光生載流子。另外，由于Si/Ge APD架構(gòu)與CMOS技術(shù)更兼容，所以與II1-V材料系統(tǒng)中的AH)對應(yīng)部分相比，Si/Ge基APD具有降低成本的可能。因此，Si/Ge APD是在近紅外光譜中需要高靈敏度的價格敏感市場(例如，用于服務(wù)器和消費電子設(shè)備的光鏈路)的有前途的候選。
[0006]然而，高工作偏壓和高封裝成本仍是這種PIC的障礙。本領(lǐng)域中的Si/GeAPD通常要求顯著大于12V，并且因此通常超過了服務(wù)器、臺式計算機、移動設(shè)備等的操作間距。APD的封裝占據(jù)了接收器模塊的70%。許多這樣的模塊封裝方案依賴于光纖與通向APD的波導(dǎo)的邊緣耦合。取決于波導(dǎo)的尺寸，這種主動對準通常是低效的且不適于大量制造。
【附圖說明】
[0007]本發(fā)明的實施例是通過示例的方式而不是通過限制的方式示出的，并且能夠通過參考下面結(jié)合附圖考慮的【具體實施方式】而更全面地理解，在附圖中:
[0008]圖1A是根據(jù)本發(fā)明的實施例的具有耦合凹角鏡(REM)波導(dǎo)的Si/GeAPD的光子集成電路(PIC)的平面圖；
[0009]圖1B是根據(jù)本發(fā)明的實施例的具有耦合REM波導(dǎo)的Si/GeATO的PIC的平面圖；
[0010]圖1C是根據(jù)本發(fā)明的絕緣體上硅(SOI)實施例的圖1A中描繪的PIC的剖視圖；[0011 ]圖2A是根據(jù)實施例的被配置為用于頂側(cè)照明的具有耦合REM波導(dǎo)的Si/Ge APD的PIC的平面圖；
[0012]圖2B是根據(jù)實施例的被配置為用于邊緣照明的具有耦合REM波導(dǎo)的Si/GeAPD的PIC的平面圖；
[0013]圖2C是根據(jù)實施例的具有耦合REM波導(dǎo)的Si/GeATO和光波長解多路復(fù)用器的PIC的平面圖；
[0014]圖3A和3B是示出用于制造具有耦合REM的Si/GeATO的PIC的方法的流程圖；
[0015]圖4是根據(jù)本發(fā)明的實施例的布置在移動計算平臺或數(shù)據(jù)服務(wù)器中的光接收器模塊的功能框圖，該光接收器模塊包括具有耦合REM波導(dǎo)的Si/Ge AH)的PIC;并且
[0016]圖5是根據(jù)本發(fā)明的實施例的圖4中所示出的電子設(shè)備的功能框圖。
【具體實施方式】
[0017]在以下描述中闡述了許多細節(jié)，然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，可以在不具有這些具體細節(jié)的情況下來實施本發(fā)明。在一些實例中，以框圖形式示出了公知的方法和設(shè)備，而不是詳細地示出，以避免模糊本發(fā)明。在該說明書中全篇提及“實施例”或“一個實施例”意為結(jié)合實施例描述的特定的特征、結(jié)構(gòu)、功能、或特性被包含在本發(fā)明的至少一個實施例中。因此，在本說明書全篇各處出現(xiàn)短語“在實施例中”或“在一個實施例中”不一定是指本發(fā)明的同一實施例。此外，特定的特征、結(jié)構(gòu)、功能、或特性可以任何適合的方式在一個或多個實施例中組合。例如，第一實施例可以在兩個實施例相關(guān)聯(lián)的特定的特征、結(jié)構(gòu)、功能或特性相互不沖突的情況下與第二實施例結(jié)合。
[0018]如在本發(fā)明的說明書和所附權(quán)利要求書中所使用的，除非上下文明確指出，否則單數(shù)形式“一(a)”、“一個(an)”和“該(the)”旨在同樣包含復(fù)數(shù)形式。還將理解的是，如本文所使用的術(shù)語“和/或”是指且涵蓋相關(guān)聯(lián)的列出項中的一個或多個的任意以及全部可能的組合。
[0019]術(shù)語“耦合”和“連接”及其衍生詞可以在本文中用來描述組件之間的功能或結(jié)構(gòu)關(guān)系。應(yīng)當理解的是，這些術(shù)語不意在作為彼此的同義詞。相反，在特定實施例中，“連接”可用來表示兩個或更多個元件彼此直接物理、光或電接觸。“耦合”可用來表示兩個或更多個元件彼此直接或間接地(在它們之間有其他的中間元件)物理、光或電接觸，和/或兩個或更多個元件彼此配合或交互(例如，成因果關(guān)系)。
[0020]如本文所使用的術(shù)語“在…上方”、“在…下方”、“在…之間”和“在…上”是在這種物理關(guān)系是值得注意的情況下指出一個組件或材料層相對于其他組件或?qū)拥南鄬ξ恢谩＠?，在材料層的上下文中，布置在另一層上方或下方的一層可以其它層直接接觸或者可以具有一個或多個中間層。此外，布置在兩層之間的一層可以與兩層直接接觸或者可以具有一個或多個中間層。對比而言，在第二層“上”的第一層是與該第二層直接接觸。在組件裝配的上下文中做出類似區(qū)分。
[0021]本文所描述的是包括低電壓APD的PIC的實施例，該低電壓AH)布置在波導(dǎo)的端部處，該波導(dǎo)在PIC芯片的硅器件層內(nèi)橫向地延伸的。Aro布置在共同定位于波導(dǎo)端部處的反轉(zhuǎn)凹角鏡上方以通過來自波導(dǎo)的內(nèi)部反射將光耦合到到Aro的底側(cè)。在示例性實施例中，通過結(jié)晶蝕刻在硅器件層中形成45°-55°的面。在實施例中，Aro是包括硅倍增層、在倍增層上方的鍺吸收層的Si/Ge APD。在實施例中，到APD端子中的一個的多個歐姆觸點布置在吸收層上方。在實施例中，上覆的光反射金屬膜將多個歐姆觸點互連并且將在歐姆觸點周圍傳輸?shù)墓夥祷氐轿諏樱杂糜趯崿F(xiàn)二次吸收以及針對給定檢測器帶寬的更大的檢測器響應(yīng)率。
[0022]圖1A是根據(jù)本發(fā)明的實施例的具有耦合凹角鏡(REM)波導(dǎo)的Si/GeAPD的光子集成電路(PIC)1l的平面圖。PIC 101包括橫向地延伸穿過基板105的器件層的光波導(dǎo)110。波導(dǎo)110與結(jié)晶端面130端接，該結(jié)晶端面130在器件層的晶質(zhì)平面之后。一般地，端面130充當反轉(zhuǎn)鏡以將由波導(dǎo)橫向傳播的光向上重新引導(dǎo)至Si/Ge APD 120的底側(cè)(或背側(cè))。在實施例中，Si/Ge APD 120包括在波導(dǎo)110的端部上方磊晶生長的層，以實現(xiàn)允許超低工作電壓(例如，?8.5V或以下)的精確厚度以及摻雜規(guī)格。部分地通過在AH)要檢測的輻射帶(例如，
1.3μπι、1.5ym、850nm等)內(nèi)具有良好反射率的頂面接觸架構(gòu)的方式，實現(xiàn)了低電壓、以及高帶寬響應(yīng)率產(chǎn)品。
[0023]頂部鏡邊緣131在圖1A中可見，且其在沿圖1A中所示的a-a’線的圖2C的剖視圖中進一步可見以作為鏡面130的邊緣。如圖1A和IC中所示，鏡面130是在器件層105C內(nèi)的面，在器件層105C中例如通過將溝槽115(圖1A)圖案化以限定光模傳播的橫向路徑來形成波導(dǎo)110。一般地，器件層105C可以是本領(lǐng)域已知的如適合于形成波導(dǎo)的任何晶質(zhì)半導(dǎo)體。在示例性實施例中，器件層105C需要具有立方晶格的實質(zhì)上單晶質(zhì)半導(dǎo)體，其在示例性的S1、Ge或SiGe實施例中為菱形立方體。在實施例中，器件層105C具有{100}結(jié)晶度(或結(jié)晶定向)。如本文所使用的，{100}結(jié)晶度意指立方晶格以與器件層105C的頂面正交或垂直的[100]方向定向。換言之，頂面是(100)平面或?qū)ΨQ地等效平面(例如，(001))。對于硅實施例，器件層105C因此可以需要任何〈100〉型的硅基板，而無論大塊基板、磊晶層、或粘合轉(zhuǎn)移層。立方結(jié)晶度和{100}定向使得能夠?qū)︾R面130進行結(jié)晶蝕刻以遵循{111}晶質(zhì)平面，對于圖1A中所描繪的波導(dǎo)定向，該晶質(zhì)平面具有相對于器件層105C的基板或頂面的54.7°角。圖1B中的鏡面135在PIC 102中的器件層的{110}晶質(zhì)平面上且對于圖1B中所描繪的替代的波導(dǎo)定向，該鏡面135被類似地蝕刻成相對于器件層105C的基板或頂面成45°角。在器件層具有{110}結(jié)晶度的替代實施例中，鏡面135可以是在器件層的{100}晶質(zhì)平面上的結(jié)晶面，其也提供反轉(zhuǎn)的45°鏡。
[0024]布置在器件層105C下方的是薄膜介電層105B。一般地，介電層105B可以是本領(lǐng)域已知的對于模約束具有與波導(dǎo)110的足夠的指數(shù)對比度的任何材料。在某些實施例中，介電層105B相對于器件層105C而言進一步提供足夠的蝕刻選擇率，以使介電層105B可以被底切作為制作鏡面130的手段，如下文進一步描述的。在具有硅器件層105C的一個實施例中，介電層105B包括硅氧化物，并且在示例性實施例中，介電層105B是二氧化硅(S12)。如圖2C中所示，介電層105B距鏡上邊緣130凹陷近似等于器件層105C的厚度的量。例如，在器件層的厚度T1為近似25μπι的情況下，介電層105B距鏡上邊緣131橫向地(沿X維度)凹陷近似25μπι。
[0025]器件層105C和介電層105Β均布置在基板105Α上方?；?05Α可以為本領(lǐng)域已知的任何材料，包括但不限于半導(dǎo)體或電介體，無論是單晶的、多晶的還是玻璃。在一個示例性實施例中，基板105A是單晶半導(dǎo)體，例如娃。在不例性實施例中，米用了絕緣體上半導(dǎo)體(SOI)基板，其中器件層105C和基板105Α每個均為硅，介電層105Β為二氧化硅。
[0026]如圖1A和圖1B中進一步顯示，在x-y平面內(nèi)，如蝕刻到器件層中的邊緣131和132限定的，鏡面130、135被定向為與在光波導(dǎo)110的端部IlOB中的光傳播方向正交。在具有{100}結(jié)晶度的實施例中，光耦合到鏡面130的波導(dǎo)11OB的至少端部沿(I 1)方向傳播光，而光耦合到鏡面135的波導(dǎo)IlOB的至少端部沿(100)方向傳播光。因此，取決于實施例，波導(dǎo)110可以包括在波導(dǎo)端部IlOB上游的45°轉(zhuǎn)向。在圖1B中描繪的示例性實施例中，波導(dǎo)110轉(zhuǎn)向以適應(yīng)距曼哈頓(Manhattan)布局(與基板凹口或平坦面對準的正交多邊形)的45°偏差，以便于形成具有相對于基板的適當定向的鏡面135，從而使凹角鏡端面135實現(xiàn)相對于頂面成45°。然而，具有曼哈頓布局的整個PIC也可以旋轉(zhuǎn)45°到基板凹口，從而具有平行于(110)方向的多邊形特征尺寸。
[0027]如圖2C中所示，鏡面130相對于波導(dǎo)110被定位，以便當在器件層半導(dǎo)體(例如，硅)和與鏡面130的表面相交互的介質(zhì)(例如，真空或如二氧化硅的電介體)之間存在足夠的指數(shù)對比度時，將出自波導(dǎo)110的橫向平面的光耦合到APD 120中。在實施例中，指數(shù)對比度足以用于鏡面130處的全內(nèi)反射(TIR)，從而導(dǎo)致平面內(nèi)傳播的光與上覆的APD 120之間的高耦合效率。如圖1A和圖1B中所示，端面130、135各自是蝕刻到器件層中的凹槽的側(cè)面，凹槽各自具有由多個{110}或{100}晶質(zhì)平面限定的多個側(cè)面，并且鏡面130、135的至少一部分(由圖1A和圖1B中的虛線表示)凹陷到APD 120的底面之下。
[0028]在實施例中，APD 120具有介于ΙΟμπι至30μπι之間的長度LK平行于在波導(dǎo)110內(nèi)模傳播的方向)，以及5-20μπι的寬度W1。一般地，再次參考圖1C，APD 120(并且更具體地，吸收層148)要以間距0工接近面邊緣131布置，該間距至少部分地基于波導(dǎo)的厚度和對應(yīng)的光模的尺寸以及離開鏡面130的反射角而自由地變化。例如，在采用45°鏡端面的一些實施例中，端面邊緣132與APD 120之間的距離(類似于圖1C中的距離01)被最小化，并且APD 120的幾乎整個長度有利地布置在端面135上方以便以針對最低檢測器電容(最高帶寬)的最小的檢測器區(qū)域捕獲盡可能多的經(jīng)反射的光模(與器件層表面正交地行進)。在器件層105C具有數(shù)十微米(例如，20-30μπι)的厚度的示例性實施例中，光波導(dǎo)110因此具有數(shù)十微米(20-30μπι)的ζ高度。與尺寸通常在3-5μπι數(shù)量級上的單模II1-V波導(dǎo)相比，該大尺寸的波導(dǎo)使能相對容易的邊緣對齊。此外，對于25μπι高的波導(dǎo)，45°鏡面具有近似25μπι的橫向凹槽或底切，使得APD 120可布置在波導(dǎo)的25μπι端部(例如，圖1B中的110Β)上方。因此APD 120可具有約600μm2的方形區(qū)域，盡管取決于波導(dǎo)尺寸和帶寬要求，APD 120所占據(jù)的基板區(qū)域的范圍可在10ym2至100ym2之間。在采用55°鏡端面的實施例中，間距0!可以增大，并且僅APD 120的長度的一部分布置在端面130正上方。APD 120的其余長度可以布置在波導(dǎo)的具有器件層105C的全厚度的區(qū)上方，以便以針對最低檢測器電容(最高帶寬)的最小的檢測器區(qū)域最小的檢測器面積捕獲盡可能多的經(jīng)反射的光模(與器件層表面非正交地行進)。值得注意的是，在采用55°鏡端面的實施例中，APD 120中的相鄰材料層(例如，S1-Ge層交接面)之間的指數(shù)對比度將用于使逸出器件層105C的非垂直(non-normal)入射光折射，從而在入射光在穿過吸收層時更接近與器件層表面正交。
[0029]如圖1A、圖1B和圖1C中進一步示出，遮蓋材料140被布置在被蝕刻到器件層105C中的凹槽上方和/或該凹槽中。遮蓋材料140密封或遮蓋凹槽的兩個相對側(cè)面(其中一個是鏡端面130)。在示例性實施例中，遮蓋材料具有與器件層105C的足夠的指數(shù)對比度，使得即使在遮蓋材料布置在鏡面130上的情況下也保持TIR。例如，在器件層105C為硅的某些實施例中，遮蓋材料140的至少基礎(chǔ)層是二氧化硅。如圖1C中所示，遮蓋材料140可以或者可以不形成在限定端面130的器件層凹槽內(nèi)的鍵孔或空隙。遮蓋材料140可以與器件層頂面在同一平面上(例如，在沉積之后反向磨光)。
[0030]在實施例中，APD 120是Si/Ge分離式吸收、電荷及倍增(SACM)低電壓雪崩光電二極管(LVAro)。如同APD 120相對于鏡面130的橫向尺寸，APD 120的各層和組件不一定是按比例繪制的，而是相反，它們被示出為更清晰地顯示出各個組件。
[0031]APD 120包括η型摻雜硅(n+Si)層145，其布置到器件層105C上方，或者如圖1C中所描繪的，嵌入到器件層105C內(nèi)(S卩，器件層的頂部由例如任何常規(guī)的植入工藝來摻雜)。硅i層146布置在η型層145的至少一部分上方(或者如圖所示地布置在η型層145的至少一部分上hi層146并不是被有意地摻雜的并且因此具有低雜質(zhì)濃度，有利地不大于5X1015cm—3，并且更有利地顯著小于5xl015cm—3。在某些這樣的實施例中，i層146的厚度在0.07至0.13μπι之間。在一個有利的實施例中，i層146的厚度為lOOnm。在實施例中，i層146是磊晶的，這意味著結(jié)晶度遵循下層的器件層105D的結(jié)晶度(S卩，從器件層105C接種的)。因此，i層146可實質(zhì)上為單晶的，盡管標稱級別的生長缺陷是不可避免的。除了對i層146內(nèi)的摻雜和結(jié)晶度的良好控制之外，通過磊晶生長/沉積工藝使能實現(xiàn)對i層厚度的嚴格控制。該厚度控制進而進一步使得APD 120能夠在低偏壓(例如，12V以下，有利地在8.5V以下)下工作。
[0032]布置在i層146上方(或上)的是P型摻雜硅層147。從功能上講，η型Si層145、1-Si層146、和P型Si層147起到使得在上覆的吸收區(qū)中的光生電荷載流子倍增的作用，例如通過足夠高的場在i層146內(nèi)誘發(fā)雪崩倍增。在實施例中，P型Si層147的厚度為15-25nm，并且在i層146為10nm的一個有利的實施例中，P型Si層147為20nm。在某些這樣的實施例中，P型Si層147的摻雜濃度在2xl018cm-3至3xl018cm-3之間。在實施例中，P型Si層147是磊晶的，其中結(jié)晶度遵循下層的器件層105C的潔凈度(如由i層146接種的)。？型Si層147因此可以實質(zhì)上為單晶的。除了對關(guān)于P型Si層147的摻雜和結(jié)晶度的良好控制之外，還通過磊晶生長/沉積工藝來實現(xiàn)對P型Si層厚度的嚴格控制。該厚度控制使AH) 120能夠在低偏壓(例如，12V以下，有利地在8.5V以下)下工作。
[0033]布置在P型Si層147的上方(或上)的是半導(dǎo)體吸收層148。在示例性實施例中，吸收層148是并非有意地摻雜的鍺(1-Ge)。在示例性實施例中，1-Ge層148直接被布置在P型Si層147上。在示例性實施例中，1-Ge層148是磊晶的，遵循器件層105C的結(jié)晶度(如由P型Si層147接種的)，并且實質(zhì)上為單晶的，或者對于特定的吸收層厚度而言充分的載流子壽命的至少足夠的晶體質(zhì)量。吸收層148的厚度可以基于響應(yīng)率要求、在特定波長下的發(fā)生效率等而變化，這是因為AH)的工作電壓更取決于硅層厚度(例如，146和147)。布置在吸收層148上方的是P型摻雜半導(dǎo)體(例如，P+Ge)層149，以形成與接觸金屬的良好歐姆接觸。功能上類似的重摻雜(η+)硅區(qū)域145也布置在η型硅層146內(nèi)。介電鈍化層190布置在p+層149、n型摻雜娃(n+Si)層145、和η型娃層146中的每一個的至少一部分上方。至少一個第一金屬觸點15A穿過介電層190并電耦合或者直接連接到P型摻雜半導(dǎo)體層149，而第二金屬觸點160穿過介電層190以電耦合或者直接連接到n+S i區(qū)145。
[0034]在實施例中，多個第一金屬觸點150A、150B、和150C被布置在P型摻雜半導(dǎo)體層149的上方且電耦合到P型摻雜半導(dǎo)體層149，其中介電材料190被布置在多個第一金屬觸點中的相鄰的一些之間。具有多于一個金屬觸點允許個體觸點尺寸小，同時仍提供針對足夠檢測器帶寬的充分低的接觸電阻(例如，通過減小層149的薄層電阻效應(yīng))。分布的觸點之間的橫向間距允許未被吸收層吸收的光以基本垂直的入射角通過介電層190傳輸(經(jīng)過或者在金屬觸點150A-150C周圍，在實施例中，這樣的金屬觸點在工作帶內(nèi)具有不良反射率)。在一個實施例中，例如，金屬觸點150A、150B、150C是鎢，這提供了與P型半導(dǎo)體層149的良好歐姆接觸，但是在近紅外帶內(nèi)具有相對不良的反射率。
[0035]如圖1C中進一步描繪的，金屬片155被布置在介電材料190上方，并且在多個第一金屬觸點150A、150B、和150C之間連續(xù)地延伸且將多個第一金屬觸點150A、150B和150C電互連。在有利的實施例中，金屬片155跨APD 120的區(qū)域的至少大部分，或者更特別地，吸收層148所占據(jù)的區(qū)實質(zhì)上與器件層105C的頂面在同一平面上，或者與器件層105C的頂面平行，并且由在APD 120工作的波長帶內(nèi)具有良好反射率(例如，高于第一金屬觸點150A-150C的反射率)的金屬構(gòu)成。例如，在APD 120在近紅外帶(例如，1.3μπι)中工作的情況下，金屬片155是銅，其在近紅外中具有高反射率。如由圖1C中的光線跡線箭頭所示，在穿過吸收層148的厚度時起初未被吸收的、由鏡端面130反射到APD 120的光能的部分傳輸通過介電層190(在金屬觸點150A-150C周圍/之間)、以便由平面的金屬片155反射回，并且穿過介電層190以第二次通過鍺吸收層148。因此該架構(gòu)有利于Si/Ge APD 120的低接觸電阻以及針對鍺吸收層148的給定厚度的較高響應(yīng)率兩者。
[0036]完成APD120的是耦合到η型硅區(qū)域146(例如，通過重摻雜區(qū)域145)的第二金屬觸點160。在實施例中，該第二歐姆η觸點被布置成鄰近于AH)堆疊(例如，i層146、ρ型硅層147、吸收層148等)的與端面130相對的側(cè)面。金屬觸點160的該位置允許AH) 120與端面130之間的間距D1M較小且獨立于η觸點轉(zhuǎn)移長度等。第二金屬觸點160的該位置還允許吸收層148占據(jù)波導(dǎo)110的整個寬度(例如，圖1A中的y維度)?；ミB金屬物(例如，銅)165進一步布置在接觸金屬160上，以保持與金屬片155共平面。
[0037]在實施例中，光波導(dǎo)110所邊緣耦合到光纖輸入的，或者是垂直耦合的。圖2A是根據(jù)實施例的被配置為接收頂側(cè)/垂直耦合照明的具有垂直耦合器205的PIC 201的平面圖。如圖所示，PIC 201包括PIC 101，如之前所描述，其被布置在沿(110)方向傳播光的波導(dǎo)110的一個末端處，其中APD 120布置在54.7的端面上方。在與AH)相對的端部，波導(dǎo)110進行45°轉(zhuǎn)向以沿(100)方向傳播光。在實施例中，垂直耦合器205包括第二REM面，實質(zhì)上如之前在PIC 101的上下文中描述的，然而鏡端面以45° ({110}晶質(zhì)平面)傾斜，以最佳地耦合與器件層表面正交對齊的入射光纖290。因此，在圖2A中所示的實施例中，兩個REM面處于波導(dǎo)的相對端處，以使能實現(xiàn)AH) 102的頂側(cè)光纖輸入照明(盡管APD 120實際上是經(jīng)由通過REM波導(dǎo)耦合而經(jīng)由APD堆疊的背側(cè)照明的)。在這些實施例中，基板105的背側(cè)可以仍無光互連，這可有利于封裝、板級互連、通孔架構(gòu)(例如，3D IC)等。值得注意的是，雖然PIC 102舉例說明了可如何將APD 120和垂直耦合器205布置在不同凹角的鏡端面(晶質(zhì)平面)上，但是APD120或耦合器205中的一個能夠被定向成與另一個匹配，使得同一晶質(zhì)平面不僅可以用于將輸入光纖垂直地親合到波導(dǎo)110，而且可用于將波導(dǎo)110光親合到APD 120。
[0038]圖2B是根據(jù)實施例的PIC202的平面圖，PIC 202被配置為用于邊緣照明、具有耦合REM波導(dǎo)的Si/Ge APD。在波導(dǎo)110具有較大尺寸(例如，25μπι)的情況下，與采用較小波導(dǎo)尺寸(例如，單模IIι-v波導(dǎo))的PIC相比，邊緣照明實施例能夠被封裝到具有更大的效率和/或更低的成本的模塊中。如圖2Β中所示，波導(dǎo)110的一端在PIC芯片的邊緣處被打通。被打通的面接著被對齊以接收來自纖維290的輸入。PIC 1I在波導(dǎo)110的相對端，包括被布置在REM 上方的 APD 120。
[0039]在另外的實施例中，包含耦合REM波導(dǎo)的Si/GeAPD的PIC包括一個或多個主動或被動光組件，例如但不限于波長解多路復(fù)用器。圖2C是根據(jù)實施例的PIC 203的平面圖，PIC203具有多個耦合REM波導(dǎo)的Si/Ge APD和光波長解多路復(fù)用器255。如圖所示，在多個波導(dǎo)110的第一端中的每個的是？10(10認、1018、101(:、1010)，其中的每個都包括布置在1^1上方的Si/Ge APD，例如如圖1A-1C的上下文中所描述的。光波長解多路復(fù)用器255接著被布置在波導(dǎo)110的與REM端面相對的端處。雖然光波長解多路復(fù)用器255可以具有本領(lǐng)域公知的任何架構(gòu)，但是示例性實施例示出經(jīng)蝕刻的波導(dǎo)階梯衍射光柵(Echel Ie diffract1ngrating)，這非常適合于由PIC 101所采用的示例性SOI基板。在示出的實施例中，階梯衍射光柵進一步光耦合到第二波導(dǎo)210，第二波導(dǎo)210進而被邊緣耦合到輸入，但還可以垂直耦合，例如如圖2A的上下文中所描述的。
[0040]圖3A和3B是示出用于制造具有耦合REM的Si/GeAPD的PIC的方法的流程圖。一般地，圖3A中的方法301是從下到上的過程，開始于波導(dǎo)和REM形成，而圖3B的方法302是從上到下的過程，開始于AH)堆疊形成。這兩個示例性方法被描述為用于突出可用來形成如本文其他處描述的耦合REM的Si/Ge AH)架構(gòu)的許多技術(shù)的替代實施例。
[0041]首先參考圖3A，方法301開始于在操作305利用任何各向異性蝕刻工藝在布置于薄膜介電層(二氧化硅)上方的半導(dǎo)體器件層(例如，硅)中形成波導(dǎo)。在操作310，在波導(dǎo)端部的器件層被結(jié)晶蝕刻以形成與器件層的表面成45°-55°定向的凹角鏡面。在實施例中，凹角鏡蝕刻需要與波導(dǎo)端部正交地將溝槽蝕刻到器件層中。接著布置在由溝槽露出的器件層下方的薄膜介電層被蝕刻，以便將器件層底切所期望的量。接著濕式結(jié)晶半導(dǎo)體蝕刻劑(例如但不限于KOH和異丙醇(IPA))以露出器件層中的緩慢蝕刻晶質(zhì)平面。
[0042]繼續(xù)圖3A，在操作315，通過常規(guī)的植入工藝對波導(dǎo)的端部的頂面進行η型摻雜。替代地，可以在波導(dǎo)的頂面上生長原位磊晶硅層。在操作320，利用磊晶工藝或者通過CVD/退火工藝來生長硅i層和P型層(例如，圖1C中的146、147)。在操作325，磊晶生長鍺吸收層(例如，圖1C的148)。接著，將重摻雜P型鍺層(例如，圖1C中的149)沉積到吸收層上或者在吸收層上進行磊晶生長。在操作330，將諸如二氧化硅、氮化硅、氧氮化硅等的介電鈍化層沉積到APD堆疊上方。
[0043]在操作340，至少一個觸點(并且有利地多個觸點)電耦合到η型器件層和鍺(P型)層。在示例性實施例中，穿過介電層蝕刻出多個開口以露出重摻雜半導(dǎo)體層的不同區(qū)。諸如但不限于鎢的接觸金屬被沉積到多個開口中的每一個中以接觸重摻雜半導(dǎo)體層。在操作345，接觸金屬與例如但不限于銅的平面反射第二金屬物互連，該平面反射第二金屬物在近似等于由鍺吸收層所覆蓋的波導(dǎo)的區(qū)域且與吸收層在同一平面上的區(qū)域上方形成連續(xù)片。通過將η型摻雜器件層的一部分摻雜到更高的摻雜劑濃度(例如，η+)而使得至少一個觸點達到η型硅層。接著，在與端面相對的鍺層的一個側(cè)面上的開口被蝕刻穿過介電層以露出η型器件層的更重摻雜區(qū)域，并且接觸金屬(例如，鎢)被沉積到開口中。接著通過常規(guī)的工藝完成PIC。
[0044]現(xiàn)在參考圖3Β，方法302開始于在操作315對器件層的表面進行η型摻雜。接著，在操作325，在器件層的η型摻雜區(qū)域上方磊晶生長硅i層(倍增層)和硅P型層(電荷層)。接著，方法302繼續(xù)進行在操作330的介電鈍化層的沉積。在AH)被保護的情況下，在操作305，以與已經(jīng)形成的APD的各層對齊的方式將波導(dǎo)形成到器件層中。接著，與波導(dǎo)和Aro對齊來執(zhí)行結(jié)晶REM蝕刻操作310。接著，在操作340進行APD接觸，隨后是在操作345進行反射金屬互連。接著通過常規(guī)的工藝完成PIC。
[0045]圖4是根據(jù)本發(fā)明的實施例的電子設(shè)備400的功能框圖，該電子設(shè)備包括光接收器模塊411，光接收器模塊411利用具有耦合REM波導(dǎo)的Si/Ge ATO的PIC 404。在所示出的實施例中，光接收器模塊411是可以是諸如移動計算平臺401、臺式計算機等的消費電子設(shè)備中的組件，或者是數(shù)據(jù)服務(wù)器402中的組件。一般地，移動計算平臺401可以是被配置為用于電子數(shù)據(jù)顯示、電子數(shù)據(jù)處理、和無線電子數(shù)據(jù)傳輸中的每一個的任何便攜式設(shè)備。例如，移動計算平臺401可以是膝上型計算機、上網(wǎng)本、筆記本、超級本、平板計算機、智能手機等中的任意一個，并且包括可以是觸摸屏(例如，電容的、電阻的，等等)的顯示屏405、光接收器模塊411、和電池413。服務(wù)器302可以是任何數(shù)據(jù)處理平臺，例如在全世界的商業(yè)數(shù)據(jù)中心中所采用的那些數(shù)據(jù)處理平臺。
[0046]在展開的功能框圖421中進一步示出接收器模塊411。光纜453輸入單光束421，該單光束例如通過實質(zhì)上如本文其他地方描述的頂側(cè)耦合或邊緣耦合而光耦合到波導(dǎo)210中。接著，利用光解多路復(fù)用器418將所選的波長分離以輸出到布置在基板105上的多個光波導(dǎo)405A-405N。多個光波導(dǎo)405A-405N的每一個進一步耦合到PIC 101A-101N中，PIC101A-101N中的每一個都包括耦合REM的Si/Ge APD，它們進而電耦合到下游的集成電路。在實施例中，接收器模塊411包括針對PIC 101或PIC 102中的一個或多個實施例描述的特征中的一個或多個。
[0047]圖5是根據(jù)本發(fā)明的某些實施例的計算設(shè)備400的功能框圖。計算設(shè)備400可布置在移動計算平臺401或服務(wù)器402中，并且可進一步包括數(shù)個組件，包括但不限于處理器1004(例如，應(yīng)用處理器)和至少一個通信芯片1006。處理器1004物理耦合且電耦合到板1002。在一些實施方式中，至少一個通信芯片1006也物理耦合且電耦合到板1002。在另一實施方式中，通信芯片1006是處理器1004的一部分。根據(jù)其應(yīng)用，移動計算設(shè)備400可以包括位于板1002上的其他組件。這些其他的組件包括但不限于，易失性存儲器(例如，DRAM)、非易失性存儲器(例如，R0M)、閃速存儲器、圖形處理器、數(shù)字信號處理器、密碼處理器、芯片組、天線、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速計、陀螺儀、揚聲器、照相機、以及大容量存儲設(shè)備(例如，硬盤驅(qū)動器、固態(tài)驅(qū)動器(SSD)、壓縮盤(⑶)、數(shù)字多功能盤(DVD)，等等)。
[0048]通信芯片1006中的至少一個使能無線通信，以用于將數(shù)據(jù)傳輸?shù)揭苿佑嬎闫脚_400以及從移動計算平臺400傳輸數(shù)據(jù)。術(shù)語“無線”及其衍生詞可用于描述可以通過非固態(tài)介質(zhì)通過經(jīng)調(diào)制的電磁波輻射來傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語不暗指相關(guān)聯(lián)的設(shè)備不包含任何線，結(jié)構(gòu)在一些實施例中可能確實不包含任何線。通信芯片1006可以實施多個無線標準或協(xié)議中任意一種，包括但不限于W1-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、及其衍生物，以及被指定為3G、4G、5G以及除此之外的任何其他無線協(xié)議。計算設(shè)備400可以包括多個通信芯片1006。例如，第一通信芯片1006可以專用于諸如W1-Fi和藍牙的較短程無線通信，并且第二通信芯片1006可以專用于諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其他的較長程無線通信。
[0049]處理器1004包括封裝在處理器1004內(nèi)的集成電路管芯。術(shù)語“處理器”可以是指處理來自寄存器和/或存儲器的電子數(shù)據(jù)以將該電子數(shù)據(jù)轉(zhuǎn)換成可存儲在寄存器和/或存儲器中的其他電子數(shù)據(jù)的任何設(shè)備或設(shè)備的部分。在實施例中，通信芯片1006或處理器1004中的一個或多個包含了耦合REM波導(dǎo)的APD，大體如本文其他地方所描述的。當然，采用光波導(dǎo)的任何其他集成電路芯片可以類似地包含耦合REM波導(dǎo)的APD，大體如在本文其他地方的一個或多個實施例中所描述的。
[0050]應(yīng)當理解的是，上面的描述意在是示例性的而不是限制性的。例如，雖然圖中的流程圖顯示出由本發(fā)明的一些實施例執(zhí)行的操作的特定次序，但是應(yīng)當理解，不要求這樣的次序(例如，替代實施例可以按不同的次序執(zhí)行操作，組合一些操作，重疊一些操作，等等)。此外，在閱讀和理解上面的描述后，許多其他實施例對于本領(lǐng)域技術(shù)人員而言將是顯而易見的。盡管已經(jīng)參考具體的示例性實施例描述了本發(fā)明，但是將理解的是本發(fā)明不限于所描述的實施例，而是能夠以在所附權(quán)利要求的精神和范圍內(nèi)的修改和變型例來實踐。
[0051]例如，在實施例中，光子集成電路(PIC)包括:在晶體管器件層中橫向地延伸且終止于與器件層的頂面成凹角的端面處的光波導(dǎo)；以及布置在波導(dǎo)上方的雪崩光電二極管(Aro)，所述Aro包括嵌入器件層中或者布置在器件層上的η型硅區(qū)、布置在η型硅區(qū)上方的硅i層、布置在i層上方的P型硅層、布置在P型硅層上方的晶質(zhì)鍺層，以及布置在鍺層上方的P型摻雜半導(dǎo)體層，其中凹端面的至少一部分凹陷到η型硅層的至少一部分以下。
[0052]在另外的實施例中，Aro還包括:布置在P型摻雜半導(dǎo)體層上方且電耦合到P型摻雜半導(dǎo)體層的多個第一金屬觸點，其中介電材料被布置在多個第一金屬觸點中的相鄰的一些之間；以及金屬片，其布置在介電材料上方且在多個第一金屬觸點之間連續(xù)地延伸，并且將多個第一金屬觸點電互連。
[0053]在另外的實施例中，金屬片跨Aro的區(qū)域的至少大部分且由在Aro的波長帶內(nèi)具有比多個第一金屬觸點的反射率高的反射率的金屬構(gòu)成。
[0054]在另外的實施例中，端面具有足以使晶質(zhì)平面引起由波導(dǎo)所傳播的光模的內(nèi)部反射并且將該模重新引導(dǎo)至鍺層中的與相接材料的指數(shù)對比度，并且金屬片具有足夠的反射率以通過鍺層將光反射回去。
[0055]在另外的實施例中，第二金屬觸點被耦合到η型硅區(qū)且被布置在鄰近于與該端面相對的P型硅層的一個側(cè)面。
[0056]在另外的實施例中，器件層為10_30μπι厚，被布置在薄膜介電層上方，并且具有{100}結(jié)晶度，其中器件層的{100}或{110}晶質(zhì)平面形成該端面，并且其中i層為0.07-0.13μπι 厚。
[0057]在另外的實施例中，端面是被蝕刻到器件層中的凹槽的一個側(cè)面，該凹槽具有由多個{110}或{100}晶質(zhì)平面限定的多個側(cè)面。
[0058]在另外的實施例中，Aro的至少大部分被布置在凹槽蝕刻出的端面的正上方。
[0059]在另外的實施例中，P型Si層約為20nm厚，摻雜濃度在約2xl018cm-3至3xl018cm-3之間，并且其中i層為70_130nm厚，摻雜濃度不大于5xl015cm_3o
[0060]在另外的實施例中，波導(dǎo)還包括也與器件層的頂面成凹角的第二端面，其中器件層的{110}晶質(zhì)平面形成該第二端面。
[0061 ]在實施例中，電子設(shè)備包括:處理器;存儲器；以及光接收器模塊芯片，其通信耦合到處理器和存儲器中的至少一個，其中光接收器模塊還包括光子集成電路(PIC)，PIC包括:布置在基板的結(jié)晶硅器件層中的光波導(dǎo)；以及雪崩光電二極管(Aro)，其布置在光波導(dǎo)的結(jié)晶凹端面上方，其中APD包括嵌入器件層中或者布置在器件層上的η型硅區(qū)，其中凹端面的至少一部分凹陷到η型硅層的至少一部分以下。
[0062]在另外的實施例中，APD還包括:硅i層，其布置在η型硅區(qū)上方，i層厚度在90nm至110]11]1之間且摻雜濃度不大于5110150114型娃層，其布置在;[層上方，口型一丨層厚度在15nm至25nm之間，摻雜濃度在約2xl018cm_3至3xl018cm_3之間；晶質(zhì)鍺層，其布置在p型娃層上方；以及P型摻雜半導(dǎo)體層，其布置在鍺層上方，其中凹端面的一部分布置在鍺層的一部分之下。
[0063]在另外的實施例中，AH)還包括:布置在P型摻雜半導(dǎo)體層上方且電耦合到P型摻雜半導(dǎo)體層的多個第一金屬觸點，其中介電材料布置在多個第一金屬觸點中的相鄰的一些之間；以及金屬片，其布置在介電材料上方且在多個第一金屬觸點之間連續(xù)地延伸，并且將多個第一金屬觸點電互連。
[0064]在另外的實施例中，器件層為10-30m厚，布置在薄膜介電層上方，并且具有{100}結(jié)晶度;器件層的{100}或{110}晶質(zhì)平面形成端面，并且PIC還包括光耦合到與端面相對的波導(dǎo)的端的波長解多路復(fù)用器。
[0065]在另外的實施例中，PIC還包括光耦合到波長解多路復(fù)用器的第二波導(dǎo)，其中第二波導(dǎo)是邊緣耦合到輸入光纖的，第二波導(dǎo)沒有凹端面。
[0066]在實施例中，一種用于在光子集成電路(PIC)中形成鏡的方法，該方法包括:在布置于基板的薄膜介電層上方的晶質(zhì)半導(dǎo)體器件層中形成光波導(dǎo)；結(jié)晶蝕刻波導(dǎo)的端部，以在器件層中形成與器件層的表面定向成45°-55°的面;在波導(dǎo)端部處對器件層的頂面進行η型摻雜;使用η型摻雜器件層作為接種表面，以磊晶生長硅i層和硅P型層;在硅P型層上方磊晶生長鍺層和P型鍺層;并且形成光耦合到η型器件層和鍺層的觸點。
[0067]在另外的實施例中，結(jié)晶蝕刻還包括:
[0068]蝕刻出貫通器件層的溝槽;蝕刻由所述溝槽露出的薄膜介電層以底切所述器件層;并且對所述器件層進行濕式蝕刻以露出{100}或{110}晶質(zhì)平面。
[0069]在另外的實施例中，形成觸點還包括:在鍺層上方形成重摻雜半導(dǎo)體層;將介電層沉積在重摻雜半導(dǎo)體層上方;蝕刻出貫通介電層的多個開口以露出重摻雜半導(dǎo)體層的分離區(qū)；將接觸金屬沉積到多個開口中以接觸重摻雜半導(dǎo)體層;并且將接觸金屬與在由鍺層覆蓋的波導(dǎo)的區(qū)域近似相等的區(qū)域上連續(xù)的第二金屬物互連。
[0070]在另外的實施例中，形成觸點還包括:將η型摻雜器件層的一部分摻雜到較高的摻雜劑濃度;蝕刻出貫通介電層的開口以露出η型器件層的更重摻雜區(qū)域，所述開口位于與端面相對的鍺層的側(cè)面上;并且將接觸金屬沉積到開口中。
[0071]在另外的實施例中，端面具有與相接材料的指數(shù)對比度，該指數(shù)對比度足以使晶質(zhì)平面引起由波導(dǎo)所傳播的光模的內(nèi)部反射且將該模重新引導(dǎo)至鍺層中，并且其中金屬片具有足夠的反射率以通過鍺層將光反射回去。
[0072]因此，本發(fā)明的范圍應(yīng)當參考所附權(quán)利要求以及與這些權(quán)利要求給予權(quán)利的等同物的整個范圍來確定。
【主權(quán)項】
1.一種光子集成電路(PIC)，其包括: 光波導(dǎo)，其在晶質(zhì)硅器件層中橫向地延伸并且在與所述器件層的頂面成凹角的端面處終止；以及 雪崩光電二極管(APD)，其布置在所述波導(dǎo)上方，所述APD包括η型硅區(qū)，其嵌入在所述器件層中或者布置在所述器件層上； 硅i層，其布置在所述η型硅區(qū)上方； P型硅層，其布置在所述i層上方； 晶質(zhì)鍺層，其布置在所述P型硅層上方；以及 P型摻雜半導(dǎo)體層，其布置在所述鍺層上方， 其中所述凹角的端面的至少一部分凹陷到所述η型硅層的至少一部分以下。2.如權(quán)利要求1所述的PIC，其中所述APD還包括: 多個第一金屬觸點，其布置在所述P型摻雜半導(dǎo)體層上方或者與所述P型摻雜半導(dǎo)體層電耦合，其中介電材料被布置在所述多個第一金屬觸點中的相鄰的第一金屬觸點之間；以及 金屬片，其布置在所述介電材料上方且在所述多個第一金屬觸點之間連續(xù)地延伸且將所述多個第一金屬觸點電互連。3.如權(quán)利要求2所述的PIC，其中所述金屬片跨所述APD的區(qū)域的至少大部分且由在所述AH)的波長帶內(nèi)具有比所述多個第一金屬觸點的反射率高的反射率的金屬構(gòu)成。4.如權(quán)利要求2所述的PIC，其中所述端面具有足以使晶質(zhì)平面引起由所述波導(dǎo)所傳播的光模的內(nèi)部反射并且將所述模重新引導(dǎo)至所述鍺層中的與相接材料的指數(shù)對比度，并且其中所述金屬片具有足夠的反射率以通過所述鍺層將光反射回去。5.如權(quán)利要求2所述的PIC，還包括第二金屬觸點，所述第二金屬觸點耦合到所述η型硅區(qū)并且鄰近于與所述端面相對的所述P型硅層的一個側(cè)面被布置。6.如權(quán)利要求1所述的PIC，其中所述器件層為10-30μπι厚，被布置在薄膜介電層上方，并且具有{100}結(jié)晶度，其中所述器件層的{100}或{100}晶質(zhì)平面形成所述端面，并且其中所述i層為0.07-0.13μπι厚。7.如權(quán)利要求6所述的PIC，其中所述端面是蝕刻到所述器件層中的凹槽的一個側(cè)面，所述凹槽具有由多個{100}或{100}晶質(zhì)平面限定的多個側(cè)面。8.如權(quán)利要求6所述的PIC，其中所述APD的至少大部分被布置在凹槽蝕刻出的端面的正上方。9.如權(quán)利要求6所述的PIC，其中所述P型Si層約為20nm厚，摻雜濃度在約2xl018cm—3至3xl018cm—3，并且其中所述i層為70-130nm厚，摻雜濃度不大于5xl015cnf3。10.如權(quán)利要求1所述的PIC，其中所述波導(dǎo)還包括也與所述器件層的頂面成凹角的第二端面，其中所述器件層的{110}晶質(zhì)平面形成所述第二端面。11.一種電子設(shè)備，包括: 處理器； 存儲器；以及 光接收器模塊芯片，其通信耦合到所述處理器和所述存儲器中的至少一個，其中所述光接收器模塊進一步包括: 光子集成電路(Pic)，所述PIC包括: 光波導(dǎo)，其布置在基板的晶質(zhì)硅器件層中；以及 雪崩光電二極管(APD)，其布置在所述光波導(dǎo)的結(jié)晶凹端面上方，其中所述APD包括η型硅區(qū)，其嵌入在所述器件層中或者布置在所述器件層上，所述凹端面的至少一部分凹陷到所述η型硅層的至少一部分以下。12.如權(quán)利要求11所述的設(shè)備，其中所述APD還包括: 娃i層，其布置在所述η型娃區(qū)的上方，所述;1層為在90111]1和110111]1厚之間，摻雜濃度不大于 5xl015cm; P型娃層，其布置在所述i層上方，所述P型Si層為在15nm和25nm厚之間，摻雜濃度約在2xl018cm—3至3xl018cm—3之間； 晶質(zhì)鍺層，其布置在所述P型硅層上方；以及 P型摻雜半導(dǎo)體層，其布置在所述鍺層上方， 其中所述凹端面的一部分布置在所述鍺層的一部分以下。13.如權(quán)利要求11所述的設(shè)備，其中所述APD還包括 多個第一金屬觸點，其布置在所述P型摻雜半導(dǎo)體層上方并且電耦合到所述P型摻雜半導(dǎo)體層，其中介電材料被布置在所述多個第一金屬觸點中的相鄰的第一金屬觸點之間；以及 金屬片，其布置在所述介電材料上方，并且在所述多個第一金屬觸點之間連續(xù)地延伸并且將所述多個第一金屬觸點電互連。14.如權(quán)利要求13所述的設(shè)備，其中所述器件層為10-30μπι厚，布置在薄膜介電層上方，并且具有{100}結(jié)晶度； 其中所述器件層的{100}或{110}晶質(zhì)平面形成所述端面，并且 其中所述PIC還包括波長解多路復(fù)用器，其光耦合到與所述端面相對的所述波導(dǎo)的一端。15.如權(quán)利要求14所述的設(shè)備，其中所述PIC還包括光耦合到所述波導(dǎo)解多路復(fù)用器的第二波導(dǎo)，其中所述第二波導(dǎo)是邊緣耦合到光學(xué)輸入光纖的，所述第二波導(dǎo)沒有凹端面。16.—種用于在光子集成電路(PIC)中形成鏡的方法，所述方法包括: 在布置于基板的薄膜介電層上方的晶質(zhì)半導(dǎo)體器件層中形成光波導(dǎo)； 對所述波導(dǎo)的端部進行結(jié)晶蝕刻以在所述器件層中形成被定向為與所述器件層的表面成45°-55°的面； 在所述波導(dǎo)的所述端部處對所述器件層的頂面進行η型摻雜； 使用η型摻雜器件層作為接種表面來磊晶生長硅i層和硅P型層； 在所述硅P型層上方磊晶生長鍺層和P型鍺層;并且 形成電耦合到所述η型器件層和所述鍺層的觸點。17.如權(quán)利要求16所述的方法，其中結(jié)晶時刻還包括: 蝕刻出貫通所述器件層的溝槽； 蝕刻由所述溝槽露出的所述薄膜介電層以底切所述器件層;并且 對所述器件層進行濕式蝕刻以露出{100}或{110}晶質(zhì)平面。18.如權(quán)利要求16所述的方法，其中形成觸點還包括: 在所述鍺層上方形成重摻雜半導(dǎo)體層； 將介電層沉積在所述重摻雜半導(dǎo)體層上方； 蝕刻出貫通所述介電層的多個開口以露出所述重摻雜半導(dǎo)體層的分離區(qū)； 將接觸金屬沉積到所述多個開口中以接觸所述重摻雜半導(dǎo)體層;并且將所述接觸金屬與在由所述鍺層覆蓋的所述波導(dǎo)的區(qū)域的近似相等的區(qū)域上連續(xù)的第二金屬噴鍍物互連。19.如權(quán)利要求18所述的方法，其中形成觸點還包括: 將所述η型摻雜器件層的一部分摻雜到較高的摻雜劑濃度； 蝕刻出貫通所述介電層的開口以露出所述η型器件層的更重摻雜區(qū)，所述開口在與所述端面相對的所述鍺層的一個側(cè)面上;并且將所述接觸金屬沉積到所述開口中。20.如權(quán)利要求16所述的方法，其中所述端面具有足以使所述晶質(zhì)平面引起由所述波導(dǎo)所傳播的光模的內(nèi)部反射并且將所述模重新引導(dǎo)至所述鍺層中的與相接材料的指數(shù)對比度，并且其中所述金屬片具有足夠的反射率以通過所述鍺層將光反射回去。
【文檔編號】H01L31/0232GK106062970SQ201380072738
【公開日】2016年10月26日
【申請日】2013年3月11日
【發(fā)明人】Y·亢, H-D·D·劉, A·劉
【申請人】英特爾公司