半導(dǎo)體芯片封裝結(jié)構(gòu)以及封裝方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)以及封裝方法，封裝結(jié)構(gòu)包括：半導(dǎo)體芯片，具有彼此相對(duì)的第一表面以及第二表面；焊墊，位于所述第一表面?zhèn)然蛘咚龅诙砻鎮(zhèn)?；金屬布線層，鋪設(shè)于所述第二表面?zhèn)?，用于將焊墊的電性導(dǎo)出；阻焊層，鋪設(shè)于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層；焊接凸起，設(shè)置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接；所述阻焊層上具有開口，所述開口避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。通過在阻焊層上設(shè)置開口，有效釋放阻焊層在冷熱沖擊測試(TCT)時(shí)產(chǎn)生的應(yīng)力，消除了阻焊層以及金屬布線層分層、開裂的情況。
【專利說明】
半導(dǎo)體芯片封裝結(jié)構(gòu)以及封裝方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及晶圓級(jí)半導(dǎo)體芯片的封裝技術(shù)。
【背景技術(shù)】
[0002]現(xiàn)今主流的半導(dǎo)體芯片封裝技術(shù)是晶圓級(jí)芯片尺寸封裝技術(shù)(WaferLevel ChipSize Packaging，WLCSP)，是對(duì)整片晶圓進(jìn)行封裝并測試后再切割得到單個(gè)成品芯片的技術(shù)。利用此種封裝技術(shù)封裝后的單個(gè)成品芯片尺寸與單個(gè)晶粒尺寸差不多，順應(yīng)了市場對(duì)微電子產(chǎn)品日益輕、小、短、薄化和低價(jià)化要求。晶圓級(jí)芯片尺寸封裝技術(shù)是當(dāng)前封裝領(lǐng)域的熱點(diǎn)和未來發(fā)展的趨勢。
[0003]請(qǐng)參考圖1，公開一種晶圓級(jí)半導(dǎo)體芯片的封裝結(jié)構(gòu)，晶圓I包括多顆網(wǎng)格狀排布的半導(dǎo)體芯片10，半導(dǎo)體芯片10包括功能區(qū)11以及焊墊12，晶圓I具有彼此相對(duì)的第一表面以及第二表面，功能區(qū)11以及焊墊12位于晶圓的第一表面?zhèn)?，保護(hù)基板2與晶圓I的第一表面對(duì)位壓合，支撐單元3位于晶圓I與保護(hù)基板2之間使兩者之間形成間隙，避免保護(hù)基板2與晶圓I直接接觸，保護(hù)功能區(qū)11。
[0004]為了引出焊墊12的電性，在晶圓I的第二表面?zhèn)仍O(shè)置有朝向第一表面延伸的通孔22，通孔22與焊墊12—一對(duì)應(yīng)且通孔22的底部暴露出焊墊12，在通孔22中以及晶圓的第二表面上鋪設(shè)有絕緣層23，絕緣層23上鋪設(shè)有與焊墊12電性連接的金屬布線層24，在金屬布線層24上鋪設(shè)有阻焊層26，阻焊層26可以防止金屬布線層24被腐蝕或者氧化。在晶圓的第二表面上設(shè)置焊球25，焊球25與金屬布線層24電性連接，通過焊球25電性連接其他電路實(shí)現(xiàn)將焊墊12與其他電路之間形成電性連接。
[0005]為了便于將封裝完成的影像傳感芯片切割下來，于晶圓I的第二表面設(shè)置有朝向第一表面延伸的切割槽21。
[0006]由于金屬布線層24與阻焊層26的熱膨脹系數(shù)不同，在后續(xù)的信賴性測試中，經(jīng)由冷熱沖擊(TCT)測試，阻焊層26以及金屬布線層24由于應(yīng)力的作用出現(xiàn)分層、開裂的情況，成為本領(lǐng)域技術(shù)人員噬待解決的技術(shù)問題。

【發(fā)明內(nèi)容】

[0007]本發(fā)明解決的問題是提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)以及封裝方法，消除金屬布線層以及阻焊層分層、開裂的情況，提高半導(dǎo)體芯片封裝結(jié)構(gòu)的品質(zhì)以及信賴性。
[0008]本發(fā)明提供一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包括:半導(dǎo)體芯片，具有彼此相對(duì)的第一表面以及第二表面;焊墊，位于所述第一表面?zhèn)然蛘咚龅诙砻鎮(zhèn)?金屬布線層，鋪設(shè)于所述第二表面?zhèn)?，用于將焊墊的電性導(dǎo)出；阻焊層，鋪設(shè)于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層;焊接凸起，設(shè)置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接;所述阻焊層上具有開口，所述開口避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。
[0009]優(yōu)選的，所述開口使得所述阻焊層僅覆蓋所述金屬布線層。
[0010]優(yōu)選的，所述開口包括多個(gè)圓孔，所述圓孔避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。
[0011]優(yōu)選的，所述焊墊位于所述第一表面?zhèn)?，所述第二表面?duì)應(yīng)焊墊的位置設(shè)置通孔，所述金屬布線層設(shè)置于所述通孔中且延伸至所述第二表面，所述金屬布線層與所述焊墊電性連接。
[0012]優(yōu)選的，所述半導(dǎo)體芯片封裝結(jié)構(gòu)還包括絕緣層，所述絕緣層鋪設(shè)于所述第二表面以及所述通孔中，所述金屬布線層鋪設(shè)與所述絕緣層之上。
[0013]優(yōu)選的，所述開孔以及所述開口通過曝光顯影工藝同步形成于所述阻焊層上。
[0014]本發(fā)明還提供一種半導(dǎo)體芯片封裝方法，包括:提供晶圓，具有彼此相對(duì)的第一表面以及第二表面，所述晶圓上陣列排布多顆半導(dǎo)體芯片，每一半導(dǎo)體芯片具有多個(gè)焊墊，所述焊墊位于所述第一表面?zhèn)然蛘咚龅诙砻鎮(zhèn)?形成金屬布線層，所述金屬布線層鋪設(shè)于所述第二表面?zhèn)?，用于將焊墊的電性導(dǎo)出；形成阻焊層，所述阻焊層鋪設(shè)于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層;在所述開孔中形成焊接凸起，所述焊接凸起與所述金屬布線層電性連接;在所述阻焊層上形成開口，所述開口避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。
[0015]優(yōu)選的，通過曝光顯影工藝將所述開孔以及所述開口同步形成于所述阻焊層上。
[0016]優(yōu)選的，所述焊墊位于所述第一表面?zhèn)?，在形成所述金屬布線層之前，采用TSV工藝在所述第二表面上對(duì)應(yīng)焊墊的位置形成通孔;然后，采用RDL工藝形成所述金屬布線層，所述金屬布線層設(shè)置于所述通孔中且延伸至所述第二表面，所述金屬布線層與所述焊墊電性連接。
[0017]優(yōu)選的，在形成所述通孔之后且在形成所述金屬布線層之前，在所述第二表面上以及所述通孔中形成絕緣層。
[0018]本發(fā)明的有益效果是通過在阻焊層上設(shè)置開口，有效釋放阻焊層在冷熱沖擊測試(TCT)時(shí)產(chǎn)生的應(yīng)力，消除了阻焊層以及金屬布線層分層、開裂的情況，提升了半導(dǎo)體芯片的封裝良率，提高了半導(dǎo)體芯片封裝結(jié)構(gòu)的品質(zhì)和信賴性。
【附圖說明】
[0019]圖1為現(xiàn)有技術(shù)中晶圓級(jí)半導(dǎo)體芯片的封裝結(jié)構(gòu)示意圖；
[0020]圖2晶圓級(jí)半導(dǎo)體芯片的結(jié)構(gòu)不意圖；
[0021]圖3為本發(fā)明優(yōu)選實(shí)施例晶圓級(jí)半導(dǎo)體芯片封裝結(jié)構(gòu)的剖面示意圖；
[0022]圖4為本發(fā)明優(yōu)選實(shí)施例半導(dǎo)體芯片封裝結(jié)構(gòu)表面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0023]以下將結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)描述。但這些實(shí)施方式并不限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員根據(jù)這些實(shí)施方式所做出的結(jié)構(gòu)、方法、或功能上的變換均包含在本發(fā)明的保護(hù)范圍內(nèi)。
[0024]需要說明的是，提供這些附圖的目的是為了有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對(duì)本發(fā)明的不當(dāng)?shù)南拗啤榱烁宄鹨?，圖中所示尺寸并未按比例繪制，可能會(huì)做放大、縮小或其他改變。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。另夕卜，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。
[0025]請(qǐng)參考圖2，為晶圓級(jí)半導(dǎo)體芯片的結(jié)構(gòu)不意圖，晶圓100具有多顆網(wǎng)格排布的半導(dǎo)體芯片110，在半導(dǎo)體芯片110之間預(yù)留有空隙，后續(xù)完成封裝工藝以及測試之后，沿空隙分離半導(dǎo)體芯片。
[0026]每一半導(dǎo)體芯片110具有功能區(qū)111以及多個(gè)焊墊112，焊墊112位于功能區(qū)111的側(cè)邊，焊墊112與功能區(qū)111位于晶圓100的同一表面?zhèn)取?br>[0027]請(qǐng)參考圖3，為本發(fā)明優(yōu)選實(shí)施例晶圓級(jí)半導(dǎo)體芯片封裝結(jié)構(gòu)的剖面示意圖。保護(hù)基板200的其中一面設(shè)置有網(wǎng)格排布的多個(gè)支撐單元210，當(dāng)晶圓100與保護(hù)基板200對(duì)位壓合后，支撐單元210位于晶圓100與保護(hù)基板200之間使兩者之間形成間隙，且支撐單元210與半導(dǎo)體芯片110—一對(duì)應(yīng)，功能區(qū)111位于支撐單元210包圍形成的密封腔220。
[0028]晶圓100具有彼此相對(duì)的第一表面101以及第二表面102，功能區(qū)111以及焊墊112位于第一表面101側(cè)，采用TSV工藝在晶圓的第二表面102形成通孔113，每一通孔113與每一焊墊112的位置對(duì)應(yīng)，且通孔113的底部暴露出焊墊112。
[0029]采用刻蝕工藝在晶圓的第二表面102上形成切割槽103。
[0030]利用金屬布線層115以及焊接凸起116實(shí)現(xiàn)焊墊112的電性引出。請(qǐng)同時(shí)參考圖4，為本發(fā)明優(yōu)選實(shí)施例半導(dǎo)體芯片封裝結(jié)構(gòu)表面結(jié)構(gòu)示意圖。具體的，通孔113中以及晶圓100的第二表面102鋪設(shè)有絕緣層114，于本實(shí)施例中，絕緣層114的材質(zhì)是二氧化硅，其厚度范圍是2-5微米。采用RDL工藝在絕緣層114上形成金屬布線層115，金屬布線層115延伸至晶圓100的第二表面102，金屬布線層115與焊墊112電性連接。在晶圓100的第二表面102上形成焊接凸起116，焊接凸起116與金屬布線層115電性連接，通過焊接凸起116電性連接外部電路實(shí)現(xiàn)焊墊112與外部電路的連通。
[0031]在金屬布線層115上鋪設(shè)阻焊層117，可以防止金屬布線層115被腐蝕或者氧化。具體的阻焊層117鋪設(shè)于晶圓100的第二表面102、切割槽103中以及通孔113中。阻焊層117上具有開孔，開孔底部暴露金屬布線層115，焊接凸起116位于開孔中并與金屬布線層115電性連接。
[0032]經(jīng)分析，在后續(xù)的信賴性測試中，在經(jīng)歷冷熱沖擊測試(TCT)時(shí)，金屬布線層115以及焊接凸起116的熱傳導(dǎo)性好且阻焊層117的熱膨脹系數(shù)高，阻焊層117特別是靠近焊接凸起116的區(qū)域產(chǎn)生較高的應(yīng)力，如果應(yīng)力得不到釋放則容易造成金屬布線層以及阻焊層的分層、開裂。
[0033]為了解決這一技術(shù)問題，本發(fā)明通過在阻焊層117上形成開口120，用于釋放阻焊層117因TCT產(chǎn)生的應(yīng)力。
[0034]本發(fā)明未限定開口120的具體形狀，只要開口 120避開阻焊層117上對(duì)應(yīng)金屬布線層115的區(qū)域即可。
[0035]于本發(fā)明一優(yōu)選實(shí)施例中，在阻焊層117上形成的開口120使阻焊層117僅覆蓋金屬布線層115。
[0036]于本發(fā)明的一優(yōu)選實(shí)施例中，開口 120為多個(gè)圓孔，圓孔避開阻焊層上對(duì)應(yīng)金屬布線層的區(qū)域。
[0037]阻焊層117的材質(zhì)為感光膠，可以通過曝光顯影工藝可以將開口 120以及開孔同步形成于阻焊層上。
[0038]應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施方式中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
[0039]上文所列出的一系列的詳細(xì)說明僅僅是針對(duì)本發(fā)明的可行性實(shí)施方式的具體說明，它們并非用以限制本發(fā)明的保護(hù)范圍，凡未脫離本發(fā)明技藝精神所作的等效實(shí)施方式或變更均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體芯片封裝結(jié)構(gòu)，包括: 半導(dǎo)體芯片，具有彼此相對(duì)的第一表面以及第二表面； 焊墊，位于所述第一表面?zhèn)然蛘咚龅诙砻鎮(zhèn)龋?金屬布線層，鋪設(shè)于所述第二表面?zhèn)龋糜趯⒑笁|的電性導(dǎo)出； 阻焊層，鋪設(shè)于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層； 焊接凸起，設(shè)置于所述開孔中，且所述焊接凸起與所述金屬布線層電性連接； 其特征在于: 所述阻焊層上具有開口，所述開口避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述開口使得所述阻焊層僅覆蓋所述金屬布線層。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述開口包括多個(gè)圓孔，所述圓孔避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述焊墊位于所述第一表面?zhèn)龋龅诙砻鎸?duì)應(yīng)焊墊的位置設(shè)置通孔，所述金屬布線層設(shè)置于所述通孔中且延伸至所述第二表面，所述金屬布線層與所述焊墊電性連接。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述半導(dǎo)體芯片封裝結(jié)構(gòu)還包括絕緣層，所述絕緣層鋪設(shè)于所述第二表面以及所述通孔中，所述金屬布線層鋪設(shè)與所述絕緣層之上。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體芯片封裝結(jié)構(gòu)，其特征在于，所述開孔以及所述開口通過曝光顯影工藝同步形成于所述阻焊層上。7.一種半導(dǎo)體芯片封裝方法，包括: 提供晶圓，具有彼此相對(duì)的第一表面以及第二表面，所述晶圓上陣列排布多顆半導(dǎo)體芯片，每一半導(dǎo)體芯片具有多個(gè)焊墊，所述焊墊位于所述第一表面?zhèn)然蛘咚龅诙砻鎮(zhèn)龋恍纬山饘俨季€層，所述金屬布線層鋪設(shè)于所述第二表面?zhèn)?，用于將焊墊的電性導(dǎo)出；形成阻焊層，所述阻焊層鋪設(shè)于所述金屬布線層上，所述阻焊層上具有開孔，所述開孔底部暴露所述金屬布線層； 在所述開孔中形成焊接凸起，所述焊接凸起與所述金屬布線層電性連接； 其特征在于: 在所述阻焊層上形成開口，所述開口避開所述阻焊層上對(duì)應(yīng)所述金屬布線層的區(qū)域。8.根據(jù)權(quán)利要求7所述的半導(dǎo)體芯片封裝方法，其特征在于，通過曝光顯影工藝將所述開孔以及所述開口同步形成于所述阻焊層上。9.根據(jù)權(quán)利要求7所述的半導(dǎo)體芯片封裝方法，其特征在于，所述焊墊位于所述第一表面?zhèn)?，在形成所述金屬布線層之前，采用TSV工藝在所述第二表面上對(duì)應(yīng)焊墊的位置形成通孔;然后，采用RDL工藝形成所述金屬布線層，所述金屬布線層設(shè)置于所述通孔中且延伸至所述第二表面，所述金屬布線層與所述焊墊電性連接。10.根據(jù)權(quán)利要求7所述的半導(dǎo)體芯片封裝方法，其特征在于，在形成所述通孔之后且在形成所述金屬布線層之前，在所述第二表面上以及所述通孔中形成絕緣層。
【文檔編號(hào)】H01L21/60GK106098668SQ201610663290
【公開日】2016年11月9日
【申請(qǐng)日】2016年8月15日 公開號(hào)201610663290.7, CN 106098668 A, CN 106098668A, CN 201610663290, CN-A-106098668, CN106098668 A, CN106098668A, CN201610663290, CN201610663290.7
【發(fā)明人】錢孝青, 沈戌霖, 王卓偉
【申請(qǐng)人】蘇州晶方半導(dǎo)體科技股份有限公司