一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于集成電路封裝技術(shù)領(lǐng)域，具體涉及一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件。
【背景技術(shù)】
[0002]目前，封裝件的制作中，在凸點(diǎn)排布及I/O數(shù)不受框架設(shè)計(jì)及制作限制的前提下，一般通過電鍍銀之后倒裝上芯的方法，可以實(shí)現(xiàn)框架圖形設(shè)計(jì)可在框架制作時(shí)期就完成，這樣縮短了制作周期，更好得實(shí)現(xiàn)芯片與載體的互聯(lián)，丙炔使I/o更加密集，成本更低。
[0003]現(xiàn)有公開的技術(shù)中，一種基于框架采用鍍銀技術(shù)的封裝件(專利號(hào):201320335457.9)和一種基于框架采用鍵合線連接技術(shù)的封裝件(專利號(hào):201320335198.X)，是鍍銀技術(shù)的兩個(gè)案例。
[0004]已經(jīng)申請專利:一種利用隔離金屬層防止鍍銀層熔化的封裝件(專利號(hào):201420845961.8)解決了在封裝件鍍銀層之后，在焊接時(shí)候會(huì)出現(xiàn)焊料熔化銀層的問題。
[0005]但是，上述現(xiàn)有技術(shù)難以改善對銀氧化的控制要求，同時(shí)，銀的易焊性較差。
【實(shí)用新型內(nèi)容】
[0006]為了克服上述現(xiàn)有技術(shù)存在的問題，本實(shí)用新型提供了一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件，本專利不但實(shí)現(xiàn)塑封體與鍍銀層良好結(jié)合的同時(shí)，隔離金屬將鍍銀層和鍍錫層合理隔開，解決了 SMT時(shí)焊料將銀層共晶熔化的問題，而且本專利將原來芯片背面的銀用錫來代替，改善了對銀氧化的控制要求，并增強(qiáng)易焊性。
[0007]一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件，包括有芯片、塑封體、鍍銀層和鍍錫層，所述鍍銀層為相互獨(dú)立的鍍銀層段，所述鍍銀層與中間金屬層連接，中間金屬層再與鍍錫層連接。
[0008]中間金屬層為銅、鎳、鎳鈀金、銅鎳銅或者不能被SMT熔化的其他金屬。
【附圖說明】
[0009]圖1為采用鍵合線連接技術(shù)的封裝件剖面圖；
[0010]圖2為采用金屬凸點(diǎn)技術(shù)的封裝件剖面圖；
[0011]圖3為帶有中間金屬層的采用鍵合線連接技術(shù)的封裝件剖面圖；
[0012]圖4為帶有中間金屬層的采用金屬凸點(diǎn)技術(shù)的封裝件剖面圖。
[0013]圖中，I為芯片、2為鍵合線、3為塑封體、4為鍍銀層，5為金屬凸點(diǎn)、6為中間金屬層、41為鍍錫層。
【具體實(shí)施方式】
[0014]下面結(jié)合附圖對本實(shí)用新型做進(jìn)一步的說明。
[0015]實(shí)施例一:
[0016]如圖1所示，一種采用鍵合線連接技術(shù)的封裝件包括有芯片1、鍵合線2、塑封體3、鍍銀層4和鍍錫層41，所述鍍銀層4為相互獨(dú)立的鍍銀層段，部分鍍銀層4上有芯片1，所述芯片I和其上無芯片I的部分鍍銀層4通過鍵合線2連接，塑封體3包圍了芯片1、鍵合線2和鍍銀層4，芯片1、鍵合線2和鍍銀層4構(gòu)成了電路的電源和信號(hào)通道。
[0017]如圖3所示，所述鍍銀層4與中間金屬層6連接，中間金屬層6再與鍍錫層41連接。
[0018]圖3中，所述鍍銀層4為0.1-1Oum;所述鍍錫層41為0.l-10um，或者用0.0l-1Oum的惰性金屬層替代。所述中間金屬層6為銅、鎳、鎳鈀金、銅鎳銅或者不能被SMT熔化的其他金屬，是為了隔離鍍銀層4和鍍錫層41的。本專利不但實(shí)現(xiàn)塑封體與鍍銀層良好結(jié)合的同時(shí)，隔離金屬將鍍銀層和鍍錫層合理隔開，解決了 SMT時(shí)焊料將銀層共晶熔化的問題，而且本專利將原來芯片背面的銀用錫來代替，改善了對銀氧化的控制要求，并增強(qiáng)易焊性。
[0019]實(shí)施例二:
[0020]如圖2所示，一種采用金屬凸點(diǎn)技術(shù)的封裝件，所述封裝件包括有芯片1、塑封體3、鍍銀層4、鍍錫層41和金屬凸點(diǎn)5 ;所述鍍銀層4為相互獨(dú)立的鍍銀層段，所述芯片I上植有金屬凸點(diǎn)5，所述金屬凸點(diǎn)5與鍍銀層4連接；所述塑封體4包圍了芯片1、鍍銀層4和金屬凸點(diǎn)5，芯片1、鍍銀層4和金屬凸點(diǎn)5構(gòu)成了電路的電源和信號(hào)通道。
[0021]如圖4所示，所述鍍銀層4與中間金屬層6連接，中間金屬層6再與鍍錫層41連接。
[0022]圖4中，所述鍍銀層4為0.1-1Oum ;所述鍍錫層41為0.1-1Oum,或者用0.0l-1Oumd的惰性金屬層替代。所述中間金屬層6為銅、镲、镲鈕金、銅镲銅或者不能被SMT熔化的其他金屬，是為了隔離鍍銀層4和鍍錫層41的。本專利不但實(shí)現(xiàn)塑封體與鍍銀層良好結(jié)合的同時(shí)，隔離金屬將鍍銀層和鍍錫層合理隔開，解決了 SMT時(shí)焊料將銀層共晶熔化的問題，而且本專利將原來芯片背面的銀用錫來代替，改善了對銀氧化的控制要求，并增強(qiáng)易焊性。
【主權(quán)項(xiàng)】
1.一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件，包括有芯片(1)、塑封體(3)、鍍銀層(4)和鍍錫層(41)，所述鍍銀層(4)為相互獨(dú)立的鍍銀層段，其特征在于:所述鍍銀層⑷與中間金屬層(6)連接，中間金屬層(6)再與鍍錫層(41)連接。
2.根據(jù)權(quán)利要求1所述的一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件，其特征在于:中間金屬層(6)為銅、鎳、鎳鈀金、銅鎳銅或者不能被SMT熔化的其他金屬。
【專利摘要】本實(shí)用新型公開了一種采用鍍錫的隔離金屬層防止鍍銀層熔化的封裝件，包括有芯片、塑封體、鍍銀層和鍍錫層，所述鍍銀層為相互獨(dú)立的鍍銀層段，所述鍍銀層與中間金屬層連接，中間金屬層再與鍍錫層連接。所述中間金屬層，是為了隔離鍍銀層和鍍錫層的。本專利不但實(shí)現(xiàn)塑封體與鍍銀層良好結(jié)合的同時(shí)，隔離金屬將鍍銀層和鍍錫層合理隔開，解決了SMT時(shí)焊料將銀層共晶熔化的問題，而且本專利將原來芯片背面的銀用錫來代替，改善了對銀氧化的控制要求，并增強(qiáng)易焊性。
【IPC分類】H01L23-495
【公開號(hào)】CN204361087
【申請?zhí)枴緾N201520081298
【發(fā)明人】孫青秀
【申請人】孫青秀
【公開日】2015年5月27日
【申請日】2015年2月5日