半導(dǎo)體檢測(cè)結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體工藝領(lǐng)域，特別是涉及一種半導(dǎo)體檢測(cè)結(jié)構(gòu)。
【背景技術(shù)】
[0002]金屬-氧化物-半導(dǎo)體器件尺寸進(jìn)入到亞微米、深亞微米以及納米領(lǐng)域，傳統(tǒng)的單柵平面(Planar)結(jié)構(gòu)的MOS晶體管FET器件所采用的材料和器件結(jié)構(gòu)將會(huì)接近或達(dá)到它們的極限。尤其是器件的特征長(zhǎng)度小到50nm之后，傳統(tǒng)的MOS FET將面臨很多難題，例如:SCE (Short Channel Effect，短溝道)效應(yīng)變得非常嚴(yán)重，柵氧化層厚度的限制，結(jié)深的限制，載流子有效迀移率嚴(yán)重降低，DIBL(Drain Induced Barrier Lowering，漏端引入的勢(shì)皇降低)效應(yīng)和GIDL(Gate-1nduced Drain Leakage，柵感應(yīng)漏電電流)效應(yīng)，多晶娃柵的電阻會(huì)隨著柵變窄而急劇上升等等，這些問(wèn)題的都將會(huì)對(duì)器件的性能造成不良影響。傳統(tǒng)的平面結(jié)構(gòu)單柵晶體管還受到加工設(shè)備方面的限制，例如光刻技術(shù)和熱處理技術(shù)等方面的限制。
[0003]針對(duì)上述問(wèn)題，業(yè)界通過(guò)更換材料，變更工藝，改變結(jié)構(gòu)等方面提出多種解決方案，其中一種為在現(xiàn)已成熟的0.13 μπι工藝的技術(shù)層進(jìn)行一些改進(jìn)，即使用多晶硅互連層替代金屬連線層作為源/漏極的連線，替代金屬連線層作為源/漏極連線的多晶硅互連層的材質(zhì)與器件中柵極多晶硅層的材質(zhì)完全一致，無(wú)需新的材料。這樣的設(shè)計(jì)使得器件在器件結(jié)構(gòu)、電路設(shè)計(jì)基本不變，器件的性能基本保持不變的前提下使得器件的面積可以縮小40%以上，這大大節(jié)省了器件所占的面積，為后續(xù)的繞線等工藝保留了更多的空間。
[0004]然而，上述改進(jìn)雖然在工藝上可行，但用于替代金屬連線層的多晶硅互連層的阻值比金屬連線層的阻值要搞，而且用于作為源/漏極連線的多晶硅互連層與柵極多晶硅層之間需要有一層氧化層隔離，氧化層的存在必定會(huì)增加器件的寄生電容；另外，上述工藝中，會(huì)使得用于源/漏極連線的多晶硅互連層與柵極多晶硅層有重疊，在重疊區(qū)域，位于源/漏極連線的多晶硅互連層下面的柵極多晶硅層無(wú)法被硅化處理，同時(shí)，位于源/漏極連線的多晶硅互連層下面的柵極多晶硅層寬度比非重疊圖區(qū)的柵極多晶硅層的寬度要小，根據(jù)方塊電阻的定義可知，方塊電阻與L/W成正比(L為長(zhǎng)度，W為寬度)，這使得位于重疊區(qū)域的柵極多晶硅層的阻值也會(huì)增加。而目前，對(duì)于上述工藝中新出現(xiàn)的寄生效應(yīng)還沒(méi)有有效的方法進(jìn)行模擬檢測(cè)到，無(wú)法評(píng)估上述工藝的變化所導(dǎo)致的寄生電容及寄生電阻的變化對(duì)電路帶來(lái)的性能方面的影響。
【實(shí)用新型內(nèi)容】
[0005]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本實(shí)用新型的目的在于提供一種半導(dǎo)體檢測(cè)結(jié)構(gòu)，用于解決現(xiàn)有技術(shù)中無(wú)法量測(cè)由于工藝的改變所導(dǎo)致的寄生電容及寄生電阻的變化對(duì)電路帶來(lái)的性能方面的影響的問(wèn)題。
[0006]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本實(shí)用新型提供一種半導(dǎo)體檢測(cè)結(jié)構(gòu)，所述半導(dǎo)體檢測(cè)結(jié)構(gòu)至少包括:第一子結(jié)構(gòu)及第二子結(jié)構(gòu)；
[0007]所述第一子結(jié)構(gòu)包括第一 NMOS晶體管、第一 PMOS晶體管及第一多晶硅互連層；所述第一 NMOS晶體管及第一 PMOS晶體管均包括柵極、源極及漏極；所述第一 NMOS晶體管及第一 PMOS晶體管的柵極均由橫跨所述第一 NMOS晶體管及第一 PMOS晶體管的第一柵極多晶硅層形成；所述第一多晶硅互連層沿所述第一柵極多晶硅層長(zhǎng)度方向連接所述第一NMOS晶體管的源極及所述第一 PMOS晶體管的源極；
[0008]所述第二子結(jié)構(gòu)包括第二 NMOS晶體管、第二 PMOS晶體管及第二多晶硅互連層；所述第二 NMOS晶體管、第二 PMOS晶體管均包括柵極、源極及漏極；所述第二 NMOS晶體管及第二 PMOS晶體管的柵極均由橫跨所述第二 NMOS晶體管及第二 PMOS晶體管的第二柵極多晶硅層形成；所述第二多晶硅互連層跨過(guò)所述第二柵極多晶硅層連接所述第二 NMOS晶體管的源極及所述第二 PMOS晶體管的源極。
[0009]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一 NMOS晶體管的源極及所述第一 PMOS晶體管的源極位于所述第一柵極多晶硅層的同一側(cè)；所述第二 NMOS晶體管的源極及所述第二 PMOS晶體管的源極位于所述第二柵極多晶硅層的相對(duì)側(cè)。
[0010]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一子結(jié)構(gòu)及所述第二子結(jié)構(gòu)均為多個(gè)；多個(gè)所述第一子結(jié)構(gòu)形成第一振蕩器，多個(gè)所述第二子結(jié)構(gòu)形成第二振蕩器。
[0011]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一振蕩器及所述第二振蕩器均為大于1000級(jí)的振蕩器。
[0012]本實(shí)用新型還提供一種半導(dǎo)體檢測(cè)結(jié)構(gòu)，所述半導(dǎo)體檢測(cè)結(jié)構(gòu)至少包括:第一子結(jié)構(gòu)及第二子結(jié)構(gòu)；
[0013]所述第一子結(jié)構(gòu)包括第一 NMOS晶體管、第一 PMOS晶體管及第一多晶娃互連層；戶斤述第一 NMOS晶體管、第一 PMOS晶體管均包括柵極、源極及漏極；所述第一 NMOS晶體管及第一PMOS晶體管的柵極均由橫跨所述第一 NMOS晶體管及第一 PMOS晶體管的第一柵極多晶硅層形成；所述第一多晶硅互連層連接所述第一 NMOS晶體管的源極及所述第一 PMOS晶體管的源極；
[0014]所述第二子結(jié)構(gòu)包括第二 NMOS晶體管、第二 PMOS晶體管及金屬連線層；所述第二NMOS晶體管及第二 PMOS晶體管均包括柵極、源極及漏極；所述第二 NMOS晶體管及第二PMOS晶體管的柵極均由橫跨所述第二 NMOS晶體管及第二 PMOS晶體管的第二柵極多晶硅層形成；所述金屬連線層連接所述第二 NMOS晶體管的源極及所述第二 PMOS晶體管的源極。
[0015]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一多晶硅互連層沿所述第一柵極多晶硅層的長(zhǎng)度方向連接所述第一 NMOS晶體管的源極及所述第一 PMOS晶體管的源極；所述金屬連線層沿所述第二柵極多晶硅層的長(zhǎng)度方向連接所述第二 NMOS晶體管的源極及所述第二 PMOS晶體管的源極。
[0016]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一 NMOS晶體管的源極及所述第一 PMOS晶體管的源極位于所述第一柵極多晶硅層的同一側(cè)；所述第二 NMOS晶體管的源極及所述第二 PMOS晶體管的源極位于所述第二柵極多晶硅層的同一側(cè)。
[0017]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一子結(jié)構(gòu)及所述第二子結(jié)構(gòu)均為多個(gè)；多個(gè)所述第一子結(jié)構(gòu)形成第一振蕩器，多個(gè)所述第二子結(jié)構(gòu)形成第二振蕩器。
[0018]作為本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)的一種優(yōu)選方案，所述第一振蕩器及所述第二振蕩器均為大于1000級(jí)的振蕩器。
[0019]如上所述，本實(shí)用新型的半導(dǎo)體檢測(cè)結(jié)構(gòu)，具有以下有益效果:設(shè)置具有將PMOS晶體管的源極與NMOS晶體管的源極通過(guò)沿柵極多晶硅層長(zhǎng)度方向分布的多晶硅互連層連接及將PMOS晶體管的源極與NMOS晶體管的源極通過(guò)跨過(guò)柵極多晶硅層的多晶硅互連層連接的結(jié)構(gòu)，可以評(píng)估多晶硅互連層與柵極多晶硅層重疊區(qū)域所導(dǎo)致的寄生電容及寄生電阻的變化對(duì)電路帶來(lái)的性能方面的影響；設(shè)置具有將PMOS晶體管的源極與NMOS晶體管的源極通過(guò)金屬連線層連接及將PMOS晶體管的源極與NMOS晶體管的源極通過(guò)多晶硅互連層連接的結(jié)構(gòu)，可以評(píng)估使用多晶硅互連層代替金屬連線層作為PMOS晶體管的源極與NMOS晶體管的源極所導(dǎo)致的寄生電容及寄生電阻的變化對(duì)電路帶來(lái)的性能方面的影響。
【附圖說(shuō)明】
[0020]圖1顯示為本實(shí)用新型實(shí)施例一中的半導(dǎo)體檢測(cè)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0021]圖2顯示為本實(shí)用新型實(shí)施例二中的半導(dǎo)體檢測(cè)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0022]元件標(biāo)號(hào)說(shuō)明
[0023]